Calculadora Fase de reloj de salida PLL

↳

Electrónica

Ciencia de los Materiales

Civil

Eléctrico

Electrónica e instrumentación

Ingeniería de Producción

Ingeniería Química

Mecánico

⤿

Subsistema de propósito especial CMOS

Características de diseño CMOS

Características de retardo CMOS

Características de tiempo CMOS

Características del circuito CMOS

Inversores CMOS

Métricas de potencia CMOS

Subsistema de ruta de datos de matriz

✖La función de transferencia PLL se define como la relación del reloj de fase de salida con la relación del reloj de referencia de entrada.ⓘ Función de transferencia PLL [H_s]			+10% -10%
✖La fase del reloj de referencia de entrada se define como una transición lógica que, cuando se aplica a un pin de reloj en un elemento síncrono, captura datos.ⓘ Fase de reloj de referencia de entrada [ΔΦ_in]			+10% -10%

✖La fase de reloj de salida PLL es una señal de reloj que oscila entre un estado alto y bajo y se utiliza como un metrónomo para coordinar acciones de circuitos digitales.ⓘ Fase de reloj de salida PLL [Φ_out]

⎘ Copiar

👎

Fórmula

✖

Fase de reloj de salida PLL

Fórmula

`"Φ"_{"out"} = "H"_{"s"}*"ΔΦ"_{"in"}`

Ejemplo

`"29.8901"="4.99"*"5.99"`

Calculadora

LaTeX

Reiniciar

👍

Descargar Subsistema de propósito especial CMOS Fórmulas PDF PDF Image

Fase de reloj de salida PLL Solución

PASO 0: Resumen del cálculo previo

Fórmula utilizada

Fase de reloj de salida PLL = Función de transferencia PLL*Fase de reloj de referencia de entrada
Φ_out = H_s*ΔΦ_in
Esta fórmula usa 3 Variables

Variables utilizadas

Fase de reloj de salida PLL - La fase de reloj de salida PLL es una señal de reloj que oscila entre un estado alto y bajo y se utiliza como un metrónomo para coordinar acciones de circuitos digitales.
Función de transferencia PLL - La función de transferencia PLL se define como la relación del reloj de fase de salida con la relación del reloj de referencia de entrada.
Fase de reloj de referencia de entrada - La fase del reloj de referencia de entrada se define como una transición lógica que, cuando se aplica a un pin de reloj en un elemento síncrono, captura datos.

PASO 1: Convierta la (s) entrada (s) a la unidad base

Función de transferencia PLL: 4.99 --> No se requiere conversión
Fase de reloj de referencia de entrada: 5.99 --> No se requiere conversión

PASO 2: Evaluar la fórmula

Sustituir valores de entrada en una fórmula

Φ_out = H_s*ΔΦ_in --> 4.99*5.99

Evaluar ... ...

Φ_out = 29.8901

PASO 3: Convierta el resultado a la unidad de salida

29.8901 --> No se requiere conversión

RESPUESTA FINAL

29.8901 <-- Fase de reloj de salida PLL

(Cálculo completado en 00.004 segundos)

Aquí estás -

Inicio » Ingenieria » Electrónica » Diseño y aplicaciones CMOS » Subsistema de propósito especial CMOS » Fase de reloj de salida PLL

Créditos

Creado por Shobhit Dimri

Instituto de Tecnología Bipin Tripathi Kumaon (BTKIT), Dwarahat

¡Shobhit Dimri ha creado esta calculadora y 900+ más calculadoras!

Verificada por Urvi Rathod

Facultad de Ingeniería del Gobierno de Vishwakarma (VGEC), Ahmedabad

¡Urvi Rathod ha verificado esta calculadora y 1900+ más calculadoras!

< 20 Subsistema de propósito especial CMOS Calculadoras

Resistencia en serie desde la matriz hasta el paquete

Vamos Resistencia en serie desde la matriz hasta el paquete = Resistencia térmica entre unión y ambiente.-Resistencia en serie del paquete al aire

Resistencia en serie del paquete al aire

Vamos Resistencia en serie del paquete al aire = Resistencia térmica entre unión y ambiente.-Resistencia en serie desde la matriz hasta el paquete

Poder del inversor

Vamos Potencia del inversor = (Retraso de cadenas-(Esfuerzo eléctrico 1+Esfuerzo eléctrico 2))/2

Esfuerzo eléctrico del inversor 1

Vamos Esfuerzo eléctrico 1 = Retraso de cadenas-(Esfuerzo eléctrico 2+2*Potencia del inversor)

Inversor de esfuerzo eléctrico 2

Vamos Esfuerzo eléctrico 2 = Retraso de cadenas-(Esfuerzo eléctrico 1+2*Potencia del inversor)

Retardo para dos inversores en serie

Vamos Retraso de cadenas = Esfuerzo eléctrico 1+Esfuerzo eléctrico 2+2*Potencia del inversor

Resistencia térmica entre la unión y el ambiente

Vamos Resistencia térmica entre unión y ambiente. = Transistores de diferencia de temperatura/Consumo de energía del chip

Diferencia de temperatura entre transistores

Vamos Transistores de diferencia de temperatura = Resistencia térmica entre unión y ambiente.*Consumo de energía del chip

Consumo de energía del chip

Vamos Consumo de energía del chip = Transistores de diferencia de temperatura/Resistencia térmica entre unión y ambiente.

Función de transferencia de PLL

Vamos Función de transferencia PLL = Fase de reloj de salida PLL/Fase de reloj de referencia de entrada

Fase de reloj de entrada PLL

Vamos Fase de reloj de referencia de entrada = Fase de reloj de salida PLL/Función de transferencia PLL

Fase de reloj de salida PLL

Vamos Fase de reloj de salida PLL = Función de transferencia PLL*Fase de reloj de referencia de entrada

Error del detector de fase PLL

Vamos Detector de errores PLL = Fase de reloj de referencia de entrada-Reloj de retroalimentación PLL

Reloj de retroalimentación PLL

Vamos Reloj de retroalimentación PLL = Fase de reloj de referencia de entrada-Detector de errores PLL

Cambio en la frecuencia del reloj

Vamos Cambio en la frecuencia del reloj = Distribución en abanico/Frecuencia absoluta

Capacitancia de carga externa

Vamos Capacitancia de carga externa = Distribución en abanico*Capacitancia de entrada

Cambio de fase del reloj

Vamos Cambio de fase del reloj = Fase de reloj de salida PLL/Frecuencia absoluta

Esfuerzo escénico

Vamos Esfuerzo escénico = Distribución en abanico*Esfuerzo lógico

Abanico de puerta

Vamos Distribución en abanico = Esfuerzo escénico/Esfuerzo lógico

Retardo de puerta

Vamos Retardo de puerta = 2^(SRAM de N bits)

Fase de reloj de salida PLL Fórmula

Fase de reloj de salida PLL = Función de transferencia PLL*Fase de reloj de referencia de entrada
Φ_out = H_s*ΔΦ_in

¿Qué es la función de transferencia?

Una función de transferencia es la relación entre la salida de un sistema y la entrada de un sistema, en el dominio de Laplace, considerando que sus condiciones iniciales y su punto de equilibrio son cero.

Inicio

GRATIS PDF

🔍 Búsqueda

Categorías

Let Others Know

✖

Facebook

Twitter

Copied!