Faible marge de bruit Solution

ÉTAPE 0: Résumé du pré-calcul
Formule utilisée
Marge à faible bruit = Tension d'entrée basse maximale-Tension de sortie maximale basse
NL = Vil-Vol
Cette formule utilise 3 Variables
Variables utilisées
Marge à faible bruit - (Mesuré en Volt) - La marge de faible bruit est la plage de tolérance pour les signaux logiques faibles sur le fil.
Tension d'entrée basse maximale - (Mesuré en Volt) - La tension d'entrée maximale basse est définie comme la tension d'entrée maximale lorsque la logique du CMOS est basse.
Tension de sortie maximale basse - (Mesuré en Volt) - La tension de sortie maximale basse est définie comme la tension de sortie maximale lorsque la logique CMOS est basse.
ÉTAPE 1: Convertir les entrées en unité de base
Tension d'entrée basse maximale: 20 Volt --> 20 Volt Aucune conversion requise
Tension de sortie maximale basse: 5.35 Volt --> 5.35 Volt Aucune conversion requise
ÉTAPE 2: Évaluer la formule
Remplacement des valeurs d'entrée dans la formule
NL = Vil-Vol --> 20-5.35
Évaluer ... ...
NL = 14.65
ÉTAPE 3: Convertir le résultat en unité de sortie
14.65 Volt --> Aucune conversion requise
RÉPONSE FINALE
14.65 Volt <-- Marge à faible bruit
(Calcul effectué en 00.004 secondes)

Crédits

Creator Image
Créé par Shobhit Dimri
Institut de technologie Bipin Tripathi Kumaon (BTKIT), Dwarahat
Shobhit Dimri a créé cette calculatrice et 900+ autres calculatrices!
Verifier Image
Vérifié par Urvi Rathod
Collège d'ingénierie du gouvernement de Vishwakarma (VGEC), Ahmedabad
Urvi Rathod a validé cette calculatrice et 1900+ autres calculatrices!

16 Conception VLSI analogique Calculatrices

Potentiel entre la source et le corps
​ Aller Différence potentielle du corps source = Potentiel des surfaces/(2*ln(Concentration d'accepteur/Concentration intrinsèque))
Tension de vidange
​ Aller Tension du collecteur de base = sqrt(Puissance dynamique/(Fréquence*Capacitance))
Capacité de la porte à drainer
​ Aller Capacité de la porte à drainer = Capacité de porte-(Capacité porte à base+Capacité porte à source)
Capacité porte à source
​ Aller Capacité porte à source = Capacité de porte-(Capacité porte à base+Capacité de la porte à drainer)
Capacité porte à base
​ Aller Capacité porte à base = Capacité de porte-(Capacité porte à source+Capacité de la porte à drainer)
Potentiel du drain à la source
​ Aller Potentiel de drainage vers la source = (Tension de seuil DIBL-Tension de seuil)/Coefficient DIBL
Tension de porte à canal
​ Aller Tension porte à canal = (Frais de canal/Capacité de porte)+Tension de seuil
Tension de sortie minimale élevée
​ Aller Tension de sortie minimale élevée = Marge de bruit élevée+Tension d'entrée minimale élevée
Tension d'entrée minimale élevée
​ Aller Tension d'entrée minimale élevée = Tension de sortie minimale élevée-Marge de bruit élevée
Marge de bruit élevée
​ Aller Marge de bruit élevée = Tension de sortie minimale élevée-Tension d'entrée minimale élevée
Tension de sortie basse maximale
​ Aller Tension de sortie maximale basse = Tension d'entrée basse maximale-Marge à faible bruit
Basse tension d'entrée maximale
​ Aller Tension d'entrée basse maximale = Marge à faible bruit+Tension de sortie maximale basse
Faible marge de bruit
​ Aller Marge à faible bruit = Tension d'entrée basse maximale-Tension de sortie maximale basse
Porte vers le potentiel des collectionneurs
​ Aller Tension porte à canal = (Potentiel porte à source+Porte pour drainer le potentiel)/2
Porte pour drainer le potentiel
​ Aller Porte pour drainer le potentiel = 2*Tension porte à canal-Potentiel porte à source
Potentiel porte à source
​ Aller Potentiel porte à source = 2*Tension porte à canal-Porte pour drainer le potentiel

Faible marge de bruit Formule

Marge à faible bruit = Tension d'entrée basse maximale-Tension de sortie maximale basse
NL = Vil-Vol

Qu'est-ce que la marge de bruit ?

La marge de bruit est la quantité de bruit qu'un circuit CMOS peut supporter sans compromettre le fonctionnement du circuit. La marge de bruit garantit que tout signal qui est un "1" logique avec un bruit fini ajouté, est toujours reconnu comme un "1" logique et non un "0" logique.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!