सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक उपाय

चरण 0: पूर्व-गणना सारांश
प्रयुक्त सूत्र
स्रोत पतित समय स्थिरांक = गेट टू सोर्स कैपेसिटेंस*स्रोत प्रतिरोध एम्पलीफायर+गेट टू ड्रेन कैपेसिटेंस*गेट और नाली के पार प्रतिरोध+समाई*प्रतिरोध
Tsd = Cgs*Rs+Cgd*Rgd+Ct*Rt
यह सूत्र 7 वेरिएबल का उपयोग करता है
चर
स्रोत पतित समय स्थिरांक - (में मापा गया दूसरा) - सोर्स डीजेनरेटेड टाइम कॉन्स्टैंट एक इनपुट सिग्नल के लिए स्रोत-डीजेनरेटेड एम्पलीफायर सर्किट में स्थिर होने, गति और स्थिरता को संतुलित करने के लिए आवश्यक समय को संदर्भित करता है।
गेट टू सोर्स कैपेसिटेंस - (में मापा गया फैरड) - गेट टू सोर्स कैपेसिटेंस को उस कैपेसिटेंस के रूप में परिभाषित किया गया है जो MOSFET के जंक्शन के गेट और सोर्स के बीच देखा जाता है।
स्रोत प्रतिरोध एम्पलीफायर - (में मापा गया ओम) - स्रोत प्रतिरोध एम्पलीफायर को एम्पलीफायर से जुड़े स्रोत के आंतरिक प्रतिरोध के रूप में परिभाषित किया गया है।
गेट टू ड्रेन कैपेसिटेंस - (में मापा गया फैरड) - गेट टू ड्रेन कैपेसिटेंस को उस कैपेसिटेंस के रूप में परिभाषित किया गया है जो MOSFET के जंक्शन के गेट और ड्रेन के बीच देखा जाता है।
गेट और नाली के पार प्रतिरोध - (में मापा गया ओम) - गेट और ड्रेन के बीच प्रतिरोध, गेट और ड्रेन के बीच विद्युत परिपथ में धारा प्रवाह के विरोध का एक माप है।
समाई - (में मापा गया फैरड) - धारिता किसी चालक पर संग्रहीत विद्युत आवेश की मात्रा और विद्युत क्षमता में अंतर का अनुपात है।
प्रतिरोध - (में मापा गया ओम) - प्रतिरोध एक विद्युत परिपथ में धारा प्रवाह के विरोध का माप है। इसका SI मात्रक ओम है।
चरण 1: इनपुट को आधार इकाई में बदलें
गेट टू सोर्स कैपेसिटेंस: 2.6 माइक्रोफ़ारड --> 2.6E-06 फैरड (रूपांतरण की जाँच करें ​यहाँ)
स्रोत प्रतिरोध एम्पलीफायर: 25 किलोहम --> 25000 ओम (रूपांतरण की जाँच करें ​यहाँ)
गेट टू ड्रेन कैपेसिटेंस: 1.345 माइक्रोफ़ारड --> 1.345E-06 फैरड (रूपांतरण की जाँच करें ​यहाँ)
गेट और नाली के पार प्रतिरोध: 0.5 किलोहम --> 500 ओम (रूपांतरण की जाँच करें ​यहाँ)
समाई: 2.889 माइक्रोफ़ारड --> 2.889E-06 फैरड (रूपांतरण की जाँच करें ​यहाँ)
प्रतिरोध: 0.48 किलोहम --> 480 ओम (रूपांतरण की जाँच करें ​यहाँ)
चरण 2: फॉर्मूला का मूल्यांकन करें
फॉर्मूला में इनपुट वैल्यू को तैयार करना
Tsd = Cgs*Rs+Cgd*Rgd+Ct*Rt --> 2.6E-06*25000+1.345E-06*500+2.889E-06*480
मूल्यांकन हो रहा है ... ...
Tsd = 0.06705922
चरण 3: परिणाम को आउटपुट की इकाई में बदलें
0.06705922 दूसरा --> कोई रूपांतरण आवश्यक नहीं है
आख़री जवाब
0.06705922 0.067059 दूसरा <-- स्रोत पतित समय स्थिरांक
(गणना 00.004 सेकंड में पूरी हुई)

क्रेडिट

Creator Image
के द्वारा बनाई गई पायल प्रिया
बिरसा प्रौद्योगिकी संस्थान (बीआईटी), सिंदरी
पायल प्रिया ने इस कैलकुलेटर और 600+ अधिक कैलकुलेटर को बनाए है!
Verifier Image
के द्वारा सत्यापित अंशिका आर्य
राष्ट्रीय प्रौद्योगिकी संस्थान (एनआईटी), हमीरपुर
अंशिका आर्य ने इस कैलकुलेटर और 2500+ को अधिक कैलकुलेटर से सत्यापित किया है!

19 सीएस एम्पलीफायर की प्रतिक्रिया कैलक्युलेटर्स

सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक
​ जाओ स्रोत पतित समय स्थिरांक = गेट टू सोर्स कैपेसिटेंस*स्रोत प्रतिरोध एम्पलीफायर+गेट टू ड्रेन कैपेसिटेंस*गेट और नाली के पार प्रतिरोध+समाई*प्रतिरोध
सीएस एम्पलीफायर के ओपन सर्किट टाइम कॉन्स्टेंट मेथड में टेस्ट करेंट
​ जाओ वर्तमान का परीक्षण करें = transconductance*गेट टू सोर्स वोल्टेज+(परीक्षण वोल्टेज+गेट टू सोर्स वोल्टेज)/भार प्रतिरोध
सीएस एम्पलीफायर का स्रोत-विघटित आउटपुट प्रतिरोध
​ जाओ स्रोत पतित आउटपुट प्रतिरोध = परिमित आउटपुट प्रतिरोध*(1+(transconductance*स्रोत-विक्षिप्त प्रतिरोध))
सीएस एम्पलीफायर का स्रोत-विकृत ट्रांसकंडक्टेंस
​ जाओ स्रोत पतित ट्रांसकंडक्टेंस = transconductance/(1+transconductance*स्रोत-विक्षिप्त प्रतिरोध)
सीएस एम्पलीफायर का स्रोत-डीजनरेटेड गेन-बैंडविड्थ उत्पाद
​ जाओ स्रोत डीजेनरेटेड गेन बैंडविड्थ उत्पाद = 1/(2*pi*गेट टू ड्रेन कैपेसिटेंस*सिग्नल प्रतिरोध)
सीएस एम्पलीफायर का कम-आवृत्ति वोल्टेज लाभ
​ जाओ कम आवृत्ति लाभ = -शॉर्ट सर्किट ट्रांसकंडक्टेंस*(1/आउटपुट प्रतिरोध+1/भार प्रतिरोध)
सीएस एम्पलीफायर का लोड प्रतिरोध
​ जाओ भार प्रतिरोध = (आउटपुट वोल्टेज/(transconductance*गेट टू सोर्स वोल्टेज))
उच्च-आवृत्ति प्रतिक्रिया दी गई इनपुट कैपेसिटेंस
​ जाओ उच्च आवृत्ति प्रतिक्रिया = 1/(2*pi*सिग्नल प्रतिरोध*इनपुट कैपेसिटेंस)
सीएस एम्पलीफायर का आउटपुट वोल्टेज
​ जाओ आउटपुट वोल्टेज = transconductance*गेट टू सोर्स वोल्टेज*भार प्रतिरोध
सीएस एम्पलीफायर के समतुल्य सिग्नल प्रतिरोध
​ जाओ आंतरिक लघु सिग्नल प्रतिरोध = 1/((1/सिग्नल प्रतिरोध+1/आउटपुट प्रतिरोध))
सीएस एम्पलीफायर में स्रोत-विघटित प्रतिरोध
​ जाओ स्रोत-विक्षिप्त प्रतिरोध = 1/((1/आउटपुट प्रतिरोध)+(1/भार प्रतिरोध))
सीएस एम्पलीफायर के शून्य संचरण की आवृत्ति
​ जाओ संचरण आवृत्ति = 1/(बाईपास संधारित्र*सिग्नल प्रतिरोध)
सीएस एम्पलीफायर की बायपास कैपेसिटेंस
​ जाओ बाईपास संधारित्र = 1/(संचरण आवृत्ति*सिग्नल प्रतिरोध)
सीएस एम्पलीफायर के ओपन-सर्किट टाइम कॉन्स्टेंट की विधि के माध्यम से ड्रेन वोल्टेज
​ जाओ नाली वोल्टेज = परीक्षण वोल्टेज+गेट टू सोर्स वोल्टेज
सीएस एम्पलीफायर का स्रोत वोल्टेज
​ जाओ गेट टू सोर्स वोल्टेज = नाली वोल्टेज-परीक्षण वोल्टेज
सीएस एम्पलीफायर के ओपन सर्किट टाइम कॉन्स्टेंट मेथड में गेट और ड्रेन के बीच प्रतिरोध
​ जाओ प्रतिरोध = परीक्षण वोल्टेज/वर्तमान का परीक्षण करें
सीएस एम्पलीफायर का मिडबैंड गेन
​ जाओ मध्य बैंड लाभ = आउटपुट वोल्टेज/छोटा सिग्नल वोल्टेज
सीएस एम्पलीफायर की स्रोत-विघटित आवृत्ति
​ जाओ स्रोत अध:पतन आवृत्ति = 1/(2*pi*स्थिर समय)
सीएस एम्पलीफायर का वर्तमान लाभ
​ जाओ वर्तमान लाभ = शक्ति लाभ/वोल्टेज बढ़ना

सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक सूत्र

स्रोत पतित समय स्थिरांक = गेट टू सोर्स कैपेसिटेंस*स्रोत प्रतिरोध एम्पलीफायर+गेट टू ड्रेन कैपेसिटेंस*गेट और नाली के पार प्रतिरोध+समाई*प्रतिरोध
Tsd = Cgs*Rs+Cgd*Rgd+Ct*Rt

वाइडबैंड एम्पलीफायर क्या है? स्रोत अध: पतन क्या है?

वाइडबैंड एम्पलीफायर का उपयोग एकीकृत सर्किट को बिजली की आपूर्ति के लिए किया जाएगा, परिचालन एम्पलीफायरों के आउटपुट पर भार होगा। जैसे-जैसे लोड प्रतिरोध बढ़ता है, op-amp का आउटपुट प्रतिरोध कम प्रभावी हो जाता है, विशेष रूप से कम-आवृत्ति रेंज में। स्रोत अध: पतन आउटपुट प्रतिबाधा को बढ़ाता है लेकिन प्रयोग करने योग्य आउटपुट स्विंग को कम करता है।

सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक की गणना कैसे करें?

सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक के लिए ऑनलाइन कैलकुलेटर पर, कृपया गेट टू सोर्स कैपेसिटेंस (Cgs), गेट टू सोर्स कैपेसिटेंस को उस कैपेसिटेंस के रूप में परिभाषित किया गया है जो MOSFET के जंक्शन के गेट और सोर्स के बीच देखा जाता है। के रूप में, स्रोत प्रतिरोध एम्पलीफायर (Rs), स्रोत प्रतिरोध एम्पलीफायर को एम्पलीफायर से जुड़े स्रोत के आंतरिक प्रतिरोध के रूप में परिभाषित किया गया है। के रूप में, गेट टू ड्रेन कैपेसिटेंस (Cgd), गेट टू ड्रेन कैपेसिटेंस को उस कैपेसिटेंस के रूप में परिभाषित किया गया है जो MOSFET के जंक्शन के गेट और ड्रेन के बीच देखा जाता है। के रूप में, गेट और नाली के पार प्रतिरोध (Rgd), गेट और ड्रेन के बीच प्रतिरोध, गेट और ड्रेन के बीच विद्युत परिपथ में धारा प्रवाह के विरोध का एक माप है। के रूप में, समाई (Ct), धारिता किसी चालक पर संग्रहीत विद्युत आवेश की मात्रा और विद्युत क्षमता में अंतर का अनुपात है। के रूप में & प्रतिरोध (Rt), प्रतिरोध एक विद्युत परिपथ में धारा प्रवाह के विरोध का माप है। इसका SI मात्रक ओम है। के रूप में डालें। कृपया सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक गणना को पूर्ण करने के लिए कैलकुलेट बटन का उपयोग करें।

सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक गणना

सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक कैलकुलेटर, स्रोत पतित समय स्थिरांक की गणना करने के लिए Source Degenerated Time Constant = गेट टू सोर्स कैपेसिटेंस*स्रोत प्रतिरोध एम्पलीफायर+गेट टू ड्रेन कैपेसिटेंस*गेट और नाली के पार प्रतिरोध+समाई*प्रतिरोध का उपयोग करता है। सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक Tsd को सीएस एम्पलीफायर सूत्र के स्रोत-विकृत समय स्थिरांक को आमतौर पर ग्रीक अक्षर τ (ताउ) द्वारा दर्शाया जाता है, जो कि प्रथम-क्रम, रैखिक समय-अपरिवर्तनीय (एलटीआई) प्रणाली के एक चरण इनपुट की प्रतिक्रिया को दर्शाने वाला पैरामीटर है। समय स्थिरांक प्रथम-क्रम एलटीआई प्रणाली की मुख्य विशेषता इकाई है। के रूप में परिभाषित किया गया है। यहाँ सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक गणना को संख्या में समझा जा सकता है - 0.067059 = 2.6E-06*25000+1.345E-06*500+2.889E-06*480. आप और अधिक सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक उदाहरण यहाँ देख सकते हैं -

FAQ

सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक क्या है?
सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक सीएस एम्पलीफायर सूत्र के स्रोत-विकृत समय स्थिरांक को आमतौर पर ग्रीक अक्षर τ (ताउ) द्वारा दर्शाया जाता है, जो कि प्रथम-क्रम, रैखिक समय-अपरिवर्तनीय (एलटीआई) प्रणाली के एक चरण इनपुट की प्रतिक्रिया को दर्शाने वाला पैरामीटर है। समय स्थिरांक प्रथम-क्रम एलटीआई प्रणाली की मुख्य विशेषता इकाई है। है और इसे Tsd = Cgs*Rs+Cgd*Rgd+Ct*Rt या Source Degenerated Time Constant = गेट टू सोर्स कैपेसिटेंस*स्रोत प्रतिरोध एम्पलीफायर+गेट टू ड्रेन कैपेसिटेंस*गेट और नाली के पार प्रतिरोध+समाई*प्रतिरोध के रूप में दर्शाया जाता है।
सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक की गणना कैसे करें?
सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक को सीएस एम्पलीफायर सूत्र के स्रोत-विकृत समय स्थिरांक को आमतौर पर ग्रीक अक्षर τ (ताउ) द्वारा दर्शाया जाता है, जो कि प्रथम-क्रम, रैखिक समय-अपरिवर्तनीय (एलटीआई) प्रणाली के एक चरण इनपुट की प्रतिक्रिया को दर्शाने वाला पैरामीटर है। समय स्थिरांक प्रथम-क्रम एलटीआई प्रणाली की मुख्य विशेषता इकाई है। Source Degenerated Time Constant = गेट टू सोर्स कैपेसिटेंस*स्रोत प्रतिरोध एम्पलीफायर+गेट टू ड्रेन कैपेसिटेंस*गेट और नाली के पार प्रतिरोध+समाई*प्रतिरोध Tsd = Cgs*Rs+Cgd*Rgd+Ct*Rt के रूप में परिभाषित किया गया है। सीएस एम्पलीफायर का स्रोत-विघटित समय स्थिरांक की गणना करने के लिए, आपको गेट टू सोर्स कैपेसिटेंस (Cgs), स्रोत प्रतिरोध एम्पलीफायर (Rs), गेट टू ड्रेन कैपेसिटेंस (Cgd), गेट और नाली के पार प्रतिरोध (Rgd), समाई (Ct) & प्रतिरोध (Rt) की आवश्यकता है। हमारे टूल के द्वारा, आपको गेट टू सोर्स कैपेसिटेंस को उस कैपेसिटेंस के रूप में परिभाषित किया गया है जो MOSFET के जंक्शन के गेट और सोर्स के बीच देखा जाता है।, स्रोत प्रतिरोध एम्पलीफायर को एम्पलीफायर से जुड़े स्रोत के आंतरिक प्रतिरोध के रूप में परिभाषित किया गया है।, गेट टू ड्रेन कैपेसिटेंस को उस कैपेसिटेंस के रूप में परिभाषित किया गया है जो MOSFET के जंक्शन के गेट और ड्रेन के बीच देखा जाता है।, गेट और ड्रेन के बीच प्रतिरोध, गेट और ड्रेन के बीच विद्युत परिपथ में धारा प्रवाह के विरोध का एक माप है।, धारिता किसी चालक पर संग्रहीत विद्युत आवेश की मात्रा और विद्युत क्षमता में अंतर का अनुपात है। & प्रतिरोध एक विद्युत परिपथ में धारा प्रवाह के विरोध का माप है। इसका SI मात्रक ओम है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।
Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!