Stijgingstijd Rekenmachine

↳

Elektronica

Chemische technologie

Civiel

Elektrisch

Elektronica en instrumentatie

Materiaal kunde

Mechanisch

Productie Engineering

⤿

Kenmerken van CMOS-vertraging

Array Datapath-subsysteem

CMOS-omvormers

CMOS-ontwerpkenmerken

CMOS-subsysteem voor speciale doeleinden

CMOS-tijdkenmerken

CMOS-vermogensstatistieken

Kenmerken van CMOS-circuits

✖De randsnelheid wordt gedefinieerd als de verhouding tussen de stijgtijd en de daaltijd.ⓘ Randsnelheid [t_e]			+10% -10%
✖De valtijd is de tijd waarin een golfvorm daalt van 80% naar 20% van zijn stabiele waarde.ⓘ Herfst tijd [t_f]			+10% -10%

✖De stijgtijd wordt gedefinieerd als de tijd die een puls nodig heeft om te stijgen van 10 procent naar 90 procent van zijn stabiele waarde in CMOS-apparaten.ⓘ Stijgingstijd [t_r]

⎘ Kopiëren

👎

Formule

✖

Stijgingstijd

Formule

`"t"_{"r"} = 2*"t"_{"e"}-"t"_{"f"}`

Voorbeeld

`"2.8ns"=2*"6ns"-"9.2ns"`

Rekenmachine

LaTeX

Reset

👍

Downloaden Kenmerken van CMOS-vertraging Formules Pdf PDF Image

Stijgingstijd Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

Stijg tijd = 2*Randsnelheid-Herfst tijd
t_r = 2*t_e-t_f
Deze formule gebruikt 3 Variabelen

Variabelen gebruikt

Stijg tijd - (Gemeten in Seconde) - De stijgtijd wordt gedefinieerd als de tijd die een puls nodig heeft om te stijgen van 10 procent naar 90 procent van zijn stabiele waarde in CMOS-apparaten.
Randsnelheid - (Gemeten in Seconde) - De randsnelheid wordt gedefinieerd als de verhouding tussen de stijgtijd en de daaltijd.
Herfst tijd - (Gemeten in Seconde) - De valtijd is de tijd waarin een golfvorm daalt van 80% naar 20% van zijn stabiele waarde.

STAP 1: converteer ingang (en) naar basiseenheid

Randsnelheid: 6 nanoseconde --> 6E-09 Seconde (Bekijk de conversie hier)
Herfst tijd: 9.2 nanoseconde --> 9.2E-09 Seconde (Bekijk de conversie hier)

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

t_r = 2*t_e-t_f --> 2*6E-09-9.2E-09

Evalueren ... ...

t_r = 2.8E-09

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

2.8E-09 Seconde -->2.8 nanoseconde (Bekijk de conversie hier)

DEFINITIEVE ANTWOORD

2.8 nanoseconde <-- Stijg tijd

(Berekening voltooid in 00.004 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » CMOS-ontwerp en toepassingen » Kenmerken van CMOS-vertraging » Stijgingstijd

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod heeft deze rekenmachine geverifieerd en nog 1900+ rekenmachines!

< 13 Kenmerken van CMOS-vertraging Rekenmachines

Vertraging stijging

Gaan Vertraging stijging = Intrinsieke stijgingsvertraging+(Stijg weerstand*Vertragingscapaciteit)+(Helling stijgen*Vertraging Vorige)

Vertraging van EN-OF-poort in grijze cel

Gaan Vertraging van EN OF-poort = (Kritieke padvertraging-Totale voortplantingsvertraging-XOR-poortvertraging)/(Poorten op kritiek pad-1)

Vertraging van 1-bits propagatiepoorten

Gaan Totale voortplantingsvertraging = Kritieke padvertraging-((Poorten op kritiek pad-1)*Vertraging van EN OF-poort+XOR-poortvertraging)

Voortplantingsvertraging in circuit

Gaan Vertraging circuitvoortplanting = (Voortplantingsvertraging Hoog naar Laag+Voortplantingsvertraging Laag naar Hoog)/2

Voortplantingsvertraging zonder parasitaire capaciteit

Gaan Voortplantingsvertraging Capaciteit = Vertraging circuitvoortplanting/Genormaliseerde vertraging

Genormaliseerde vertraging

Gaan Genormaliseerde vertraging = Totale voortplantingsvertraging/Voortplantingsvertraging Capaciteit

Voortplantingsvertraging

Gaan Totale voortplantingsvertraging = Genormaliseerde vertraging*Voortplantingsvertraging Capaciteit

Spanningsgestuurde vertragingslijn

Gaan Spanningsgestuurde vertragingslijn = Kleine afwijkingsvertraging/VCDL-winst

Kleine afwijkingsvertraging

Gaan Kleine afwijkingsvertraging = VCDL-winst*Spanningsgestuurde vertragingslijn

VCDL-winst

Gaan VCDL-winst = Kleine afwijkingsvertraging/Spanningsgestuurde vertragingslijn

Randpercentage

Gaan Randsnelheid = (Stijg tijd+Herfst tijd)/2

Stijgingstijd

Gaan Stijg tijd = 2*Randsnelheid-Herfst tijd

Herfst tijd

Gaan Herfst tijd = 2*Randsnelheid-Stijg tijd

Stijgingstijd Formule

Stijg tijd = 2*Randsnelheid-Herfst tijd
t_r = 2*t_e-t_f

De dimensionering van de omvormer uitleggen?

Het dimensioneren van een omvormer in het ontwerp van een digitaal circuit omvat het bepalen van de juiste afmetingen (breedte en lengte) van de transistors in het omvormercircuit.

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!