Minimalne napięcie wejściowe obciążenia rezystancyjnego CMOS Kalkulator

↳

Elektronika

Cywilny

Elektronika i oprzyrządowanie

Elektryczny

Inżynieria chemiczna

Inżynieria materiałowa

Inżynieria produkcji

Mechaniczny

⤿

Falowniki CMOS

Charakterystyka czasu CMOS

Charakterystyka obwodu CMOS

Charakterystyka opóźnienia CMOS

Charakterystyka projektu CMOS

Podsystem ścieżki danych tablicowych

Podsystem specjalnego przeznaczenia CMOS

Wskaźniki mocy CMOS

✖Napięcie progowe zerowego odchylenia jest zdefiniowane jako wymagane napięcie bramki, gdy napięcie źródło-podłoże wynosi zero.ⓘ Napięcie progowe zerowego odchylenia [V_T0]			+10% -10%
✖Napięcie zasilania jest napięciem wejściowym.ⓘ Napięcie zasilania [V_cc]			+10% -10%
✖Transprzewodnictwo NMOS w CMOS definiuje się jako iloczyn ruchliwości elektronów, stosunku szerokości do długości NMOS i pojemności tlenkowej.ⓘ Transkonduktancja NMOS [K_n]			+10% -10%
✖Rezystancję obciążenia definiuje się jako element elektroniczny, który ogranicza ilość prądu przepływającego przez obwód.ⓘ Odporność na obciążenie [R_L]			+10% -10%

✖Minimalne napięcie wejściowe obciążenia rezystancyjnego definiuje się jako minimalne napięcie wejściowe, które można interpretować jako logiczną „1”, gdy typem obciążenia jest rezystancja.ⓘ Minimalne napięcie wejściowe obciążenia rezystancyjnego CMOS [V_IH(RL)]

⎘ Kopiuj

👎

Formuła

✖

Minimalne napięcie wejściowe obciążenia rezystancyjnego CMOS

Formuła

`"V"_{"IH(RL)"} = "V"_{"T0"}+sqrt((8*"V"_{"cc"})/(3*"K"_{"n"}*"R"_{"L"}))-(1/("K"_{"n"}*"R"_{"L"}))`

Przykład

`"1.499153V"="1.4V"+sqrt((8*"1.55V")/(3*"200µA/V²"*"2MΩ"))-(1/("200µA/V²"*"2MΩ"))`

Kalkulator

LaTeX

Resetowanie

👍

Pobierać Projektowanie i zastosowania CMOS Formułę PDF PDF Image

Minimalne napięcie wejściowe obciążenia rezystancyjnego CMOS Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń

Formułę używana

Minimalne napięcie wejściowe obciążenia rezystancyjnego = Napięcie progowe zerowego odchylenia+sqrt((8*Napięcie zasilania)/(3*Transkonduktancja NMOS*Odporność na obciążenie))-(1/(Transkonduktancja NMOS*Odporność na obciążenie))
V_IH(RL) = V_T0+sqrt((8*V_cc)/(3*K_n*R_L))-(1/(K_n*R_L))
Ta formuła używa 1 Funkcje, 5 Zmienne

Używane funkcje

sqrt - Funkcja pierwiastka kwadratowego to funkcja, która jako dane wejściowe przyjmuje liczbę nieujemną i zwraca pierwiastek kwadratowy z podanej liczby wejściowej., sqrt(Number)

Używane zmienne

Minimalne napięcie wejściowe obciążenia rezystancyjnego - (Mierzone w Wolt) - Minimalne napięcie wejściowe obciążenia rezystancyjnego definiuje się jako minimalne napięcie wejściowe, które można interpretować jako logiczną „1”, gdy typem obciążenia jest rezystancja.
Napięcie progowe zerowego odchylenia - (Mierzone w Wolt) - Napięcie progowe zerowego odchylenia jest zdefiniowane jako wymagane napięcie bramki, gdy napięcie źródło-podłoże wynosi zero.
Napięcie zasilania - (Mierzone w Wolt) - Napięcie zasilania jest napięciem wejściowym.
Transkonduktancja NMOS - (Mierzone w Amper na wolt kwadratowy) - Transprzewodnictwo NMOS w CMOS definiuje się jako iloczyn ruchliwości elektronów, stosunku szerokości do długości NMOS i pojemności tlenkowej.
Odporność na obciążenie - (Mierzone w Om) - Rezystancję obciążenia definiuje się jako element elektroniczny, który ogranicza ilość prądu przepływającego przez obwód.

KROK 1: Zamień wejście (a) na jednostkę bazową

Napięcie progowe zerowego odchylenia: 1.4 Wolt --> 1.4 Wolt Nie jest wymagana konwersja
Napięcie zasilania: 1.55 Wolt --> 1.55 Wolt Nie jest wymagana konwersja
Transkonduktancja NMOS: 200 Mikroamper na wolt kwadratowy --> 0.0002 Amper na wolt kwadratowy (Sprawdź konwersję tutaj)
Odporność na obciążenie: 2 Megaom --> 2000000 Om (Sprawdź konwersję tutaj)

KROK 2: Oceń formułę

Zastępowanie wartości wejściowych we wzorze

V_IH(RL) = V_T0+sqrt((8*V_cc)/(3*K_n*R_L))-(1/(K_n*R_L)) --> 1.4+sqrt((8*1.55)/(3*0.0002*2000000))-(1/(0.0002*2000000))

Ocenianie ... ...

V_IH(RL) = 1.49915300454651

KROK 3: Konwertuj wynik na jednostkę wyjścia

1.49915300454651 Wolt --> Nie jest wymagana konwersja

OSTATNIA ODPOWIEDŹ

1.49915300454651 ≈ 1.499153 Wolt <-- Minimalne napięcie wejściowe obciążenia rezystancyjnego

(Obliczenie zakończone za 00.004 sekund)

Jesteś tutaj -

Dom » Inżynieria » Elektronika » Projektowanie i zastosowania CMOS » Falowniki CMOS » Minimalne napięcie wejściowe obciążenia rezystancyjnego CMOS

Kredyty

Stworzone przez Priyanka Patel

Lalbhai Dalpatbhai College of Engineering (LDCE), Ahmadabad

Priyanka Patel utworzył ten kalkulator i 25+ więcej kalkulatorów!

Zweryfikowane przez Santhosh Yadav

Szkoła Inżynierska Dayananda Sagar (DSCE), Banglore

Santhosh Yadav zweryfikował ten kalkulator i 50+ więcej kalkulatorów!

< 17 Falowniki CMOS Kalkulatory

Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową

Iść Czas przejścia z niskiego na wysoki poziom wyjściowy = (Pojemność obciążenia/(Transkonduktancja PMOS*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))))*(((2*abs(Napięcie progowe PMOS z odchyleniem ciała))/(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała)))+ln((4*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))/Napięcie zasilania)-1))

Minimalne napięcie wyjściowe obciążenia rezystancyjnego CMOS

Iść Minimalne napięcie wyjściowe obciążenia rezystancyjnego = Napięcie zasilania-Napięcie progowe zerowego odchylenia+(1/(Transkonduktancja NMOS*Odporność na obciążenie))-sqrt((Napięcie zasilania-Napięcie progowe zerowego odchylenia+(1/(Transkonduktancja NMOS*Odporność na obciążenie)))^2-(2*Napięcie zasilania/(Transkonduktancja NMOS*Odporność na obciążenie)))

Opóźnienie propagacji dla przejścia CMOS z wysokiego na niski poziom wyjściowy

Iść Czas przejścia z wysokiego na niski poziom wyjściowy = (Pojemność obciążenia/(Transkonduktancja NMOS*(Napięcie zasilania-Napięcie progowe NMOS z odchyleniem ciała)))*((2*Napięcie progowe NMOS z odchyleniem ciała/(Napięcie zasilania-Napięcie progowe NMOS z odchyleniem ciała))+ln((4*(Napięcie zasilania-Napięcie progowe NMOS z odchyleniem ciała)/Napięcie zasilania)-1))

Minimalne napięcie wejściowe obciążenia rezystancyjnego CMOS

Iść Minimalne napięcie wejściowe obciążenia rezystancyjnego = Napięcie progowe zerowego odchylenia+sqrt((8*Napięcie zasilania)/(3*Transkonduktancja NMOS*Odporność na obciążenie))-(1/(Transkonduktancja NMOS*Odporność na obciążenie))

Maksymalne napięcie wejściowe CMOS

Iść Maksymalne napięcie wejściowe CMOS = (2*Napięcie wyjściowe dla maksymalnego wejścia+(Napięcie progowe PMOS bez odchylenia ciała)-Napięcie zasilania+Współczynnik transkonduktancji*Napięcie progowe NMOS bez odchylenia ciała)/(1+Współczynnik transkonduktancji)

Napięcie progowe CMOS

Iść Próg napięcia = (Napięcie progowe NMOS bez odchylenia ciała+sqrt(1/Współczynnik transkonduktancji)*(Napięcie zasilania+(Napięcie progowe PMOS bez odchylenia ciała)))/(1+sqrt(1/Współczynnik transkonduktancji))

Minimalne napięcie wejściowe CMOS

Iść Minimalne napięcie wejściowe = (Napięcie zasilania+(Napięcie progowe PMOS bez odchylenia ciała)+Współczynnik transkonduktancji*(2*Napięcie wyjściowe+Napięcie progowe NMOS bez odchylenia ciała))/(1+Współczynnik transkonduktancji)

Pojemność obciążenia kaskadowego falownika CMOS

Iść Pojemność obciążenia = Pojemność drenu bramki PMOS+Pojemność drenu bramki NMOS+Opróżnij pojemność zbiorczą PMOS+Opróżnij pojemność zbiorczą NMOS+Pojemność wewnętrzna+Pojemność bramki

Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS

Iść Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS = Napięcie progowe zerowego odchylenia+(1/(Transkonduktancja NMOS*Odporność na obciążenie))

Energia dostarczana przez zasilacz

Iść Energia dostarczana przez zasilacz = int(Napięcie zasilania*Chwilowy prąd drenu*x,x,0,Interwał ładowania kondensatora)

Średnie opóźnienie propagacji CMOS

Iść Średnie opóźnienie propagacji = (Czas przejścia z wysokiego na niski poziom wyjściowy+Czas przejścia z niskiego na wysoki poziom wyjściowy)/2

Średnie rozproszenie mocy CMOS

Iść Średnie rozproszenie mocy = Pojemność obciążenia*(Napięcie zasilania)^2*Częstotliwość

Maksymalne napięcie wejściowe dla symetrycznej pamięci CMOS

Iść Maksymalne napięcie wejściowe = (3*Napięcie zasilania+2*Napięcie progowe NMOS bez odchylenia ciała)/8

Minimalne napięcie wejściowe dla symetrycznej pamięci CMOS

Iść Minimalne napięcie wejściowe = (5*Napięcie zasilania-2*Napięcie progowe NMOS bez odchylenia ciała)/8

Margines szumu dla sygnału CMOS o wysokim sygnale

Iść Margines szumu dla wysokiego sygnału = Maksymalne napięcie wyjściowe-Minimalne napięcie wejściowe

Oscylator pierścieniowy z okresem oscylacji CMOS

Iść Okres oscylacji = 2*Liczba stopni oscylatora pierścieniowego*Średnie opóźnienie propagacji

Współczynnik transkonduktancji CMOS

Iść Współczynnik transkonduktancji = Transkonduktancja NMOS/Transkonduktancja PMOS

Minimalne napięcie wejściowe obciążenia rezystancyjnego CMOS Formułę

Dom

BEZPŁATNY pliki PDF

🔍 Szukaj

Kategorie

Dzielić

Let Others Know

✖

Facebook

Twitter

Copied!