Délai d'additionneur de portage Calculatrice

↳

Électronique

Civil

Électrique

Electronique et instrumentation

Ingénieur chimiste

La science des matériaux

L'ingénierie de production

Mécanique

⤿

Sous-système de chemin de données de tableau

Caractéristiques de conception CMOS

Caractéristiques des circuits CMOS

Caractéristiques du retard CMOS

Caractéristiques temporelles CMOS

Mesures de puissance CMOS

Onduleurs CMOS

Sous-système CMOS à usage spécial

✖Le délai de propagation fait généralement référence au temps de montée ou de descente des portes logiques. C'est le temps qu'il faut à une porte logique pour changer son état de sortie en fonction d'un changement de l'état d'entrée.ⓘ Délai de propagation [t_pg]			+10% -10%
✖Le délai de propagation de groupe est une propriété de performances de l'appareil qui permet de caractériser le délai.ⓘ Délai de propagation du groupe [t_gp]			+10% -10%
✖La porte ET à N entrées est définie comme le nombre d’entrées dans la porte logique ET pour la sortie souhaitée.ⓘ Porte ET à entrée N [n]			+10% -10%
✖La porte ET à entrée K est définie comme la kième entrée de la porte ET parmi les portes logiques.ⓘ Entrée K ET Porte [K]			+10% -10%
✖Le délai de la porte ET-OU dans la cellule grise est défini comme le retard du temps de calcul dans la porte ET/OU lorsque la logique la traverse.ⓘ Délai de porte ET-OU [T_ao]			+10% -10%
✖XOR Delay est le délai de propagation de la porte XOR.ⓘ Délai XOR [T_xor]			+10% -10%

✖Carry-Looker Adder Delay calcule les signaux générés par le groupe ainsi que le groupe propage les signaux pour éviter d'attendre une ondulation pour déterminer si le premier groupe génère un report.ⓘ Délai d'additionneur de portage [t_cla]

⎘ Copie

👎

Formule

✖

Délai d'additionneur de portage

Formule

`"t"_{"cla"} = "t"_{"pg"}+"t"_{"gp"}+(("n"-1)+("K"-1))*"T"_{"ao"}+"T"_{"xor"}`

Exemple

`"29.35ns"="8.01ns"+"5.5ns"+(("2"-1)+("7"-1))*"2.05ns"+"1.49ns"`

Calculatrice

LaTeX

Réinitialiser

👍

Télécharger Sous-système de chemin de données de tableau Formules PDF PDF Image

Délai d'additionneur de portage Solution

ÉTAPE 0: Résumé du pré-calcul

Formule utilisée

Délai d'additionneur de portage = Délai de propagation+Délai de propagation du groupe+((Porte ET à entrée N-1)+(Entrée K ET Porte-1))*Délai de porte ET-OU+Délai XOR
t_cla = t_pg+t_gp+((n-1)+(K-1))*T_ao+T_xor
Cette formule utilise 7 Variables

Variables utilisées

Délai d'additionneur de portage - (Mesuré en Deuxième) - Carry-Looker Adder Delay calcule les signaux générés par le groupe ainsi que le groupe propage les signaux pour éviter d'attendre une ondulation pour déterminer si le premier groupe génère un report.
Délai de propagation - (Mesuré en Deuxième) - Le délai de propagation fait généralement référence au temps de montée ou de descente des portes logiques. C'est le temps qu'il faut à une porte logique pour changer son état de sortie en fonction d'un changement de l'état d'entrée.
Délai de propagation du groupe - (Mesuré en Deuxième) - Le délai de propagation de groupe est une propriété de performances de l'appareil qui permet de caractériser le délai.
Porte ET à entrée N - La porte ET à N entrées est définie comme le nombre d’entrées dans la porte logique ET pour la sortie souhaitée.
Entrée K ET Porte - La porte ET à entrée K est définie comme la kième entrée de la porte ET parmi les portes logiques.
Délai de porte ET-OU - (Mesuré en Deuxième) - Le délai de la porte ET-OU dans la cellule grise est défini comme le retard du temps de calcul dans la porte ET/OU lorsque la logique la traverse.
Délai XOR - (Mesuré en Deuxième) - XOR Delay est le délai de propagation de la porte XOR.

ÉTAPE 1: Convertir les entrées en unité de base

Délai de propagation: 8.01 Nanoseconde --> 8.01E-09 Deuxième (Vérifiez la conversion ici)
Délai de propagation du groupe: 5.5 Nanoseconde --> 5.5E-09 Deuxième (Vérifiez la conversion ici)
Porte ET à entrée N: 2 --> Aucune conversion requise
Entrée K ET Porte: 7 --> Aucune conversion requise
Délai de porte ET-OU: 2.05 Nanoseconde --> 2.05E-09 Deuxième (Vérifiez la conversion ici)
Délai XOR: 1.49 Nanoseconde --> 1.49E-09 Deuxième (Vérifiez la conversion ici)

ÉTAPE 2: Évaluer la formule

Remplacement des valeurs d'entrée dans la formule

t_cla = t_pg+t_gp+((n-1)+(K-1))*T_ao+T_xor --> 8.01E-09+5.5E-09+((2-1)+(7-1))*2.05E-09+1.49E-09

Évaluer ... ...

t_cla = 2.935E-08

ÉTAPE 3: Convertir le résultat en unité de sortie

2.935E-08 Deuxième -->29.35 Nanoseconde (Vérifiez la conversion ici)

RÉPONSE FINALE

29.35 Nanoseconde <-- Délai d'additionneur de portage

(Calcul effectué en 00.020 secondes)

Tu es là -

Accueil » Ingénierie » Électronique » Conception et applications CMOS » Sous-système de chemin de données de tableau » Délai d'additionneur de portage

Crédits

Créé par Shobhit Dimri

Institut de technologie Bipin Tripathi Kumaon (BTKIT), Dwarahat

Shobhit Dimri a créé cette calculatrice et 900+ autres calculatrices!

Vérifié par Urvi Rathod

Collège d'ingénierie du gouvernement de Vishwakarma (VGEC), Ahmedabad

Urvi Rathod a validé cette calculatrice et 1900+ autres calculatrices!

< 19 Sous-système de chemin de données de tableau Calculatrices

Retard du multiplexeur

Aller Retard du multiplexeur = (Délai de l'additionneur de saut de retenue-(Délai de propagation+(2*(Porte ET à entrée N-1)*Délai de porte ET-OU)-Délai XOR))/(Entrée K ET Porte-1)

Délai d'additionneur de report

Aller Délai de l'additionneur de saut de retenue = Délai de propagation+2*(Porte ET à entrée N-1)*Délai de porte ET-OU+(Entrée K ET Porte-1)*Retard du multiplexeur+Délai XOR

Délai d'additionneur de portage

Aller Délai d'additionneur de portage = Délai de propagation+Délai de propagation du groupe+((Porte ET à entrée N-1)+(Entrée K ET Porte-1))*Délai de porte ET-OU+Délai XOR

Délai d'additionneur d'augmentation de report

Aller Délai de l'additionneur d'incrément de report = Délai de propagation+Délai de propagation du groupe+(Entrée K ET Porte-1)*Délai de porte ET-OU+Délai XOR

Retard critique dans les portes

Aller Retard critique dans les portes = Délai de propagation+(Porte ET à entrée N+(Entrée K ET Porte-2))*Délai de porte ET-OU+Retard du multiplexeur

Délai de propagation de groupe

Aller Délai de propagation = Délai de l'additionneur d'arbre-(log2(Fréquence absolue)*Délai de porte ET-OU+Délai XOR)

Délai d'additionneur d'arbre

Aller Délai de l'additionneur d'arbre = Délai de propagation+log2(Fréquence absolue)*Délai de porte ET-OU+Délai XOR

Capacité de cellule

Aller Capacité cellulaire = (Capacité des bits*2*Variation de tension sur Bitline)/(Tension positive-(Variation de tension sur Bitline*2))

Capacité de bit

Aller Capacité des bits = ((Tension positive*Capacité cellulaire)/(2*Variation de tension sur Bitline))-Capacité cellulaire

Variation de tension sur Bitline

Aller Variation de tension sur Bitline = (Tension positive/2)*Capacité cellulaire/(Capacité cellulaire+Capacité des bits)

Délai « XOR »

Aller Délai XOR = Temps d'ondulation-(Délai de propagation+(Portes sur le chemin critique-1)*Délai de porte ET-OU)

Retard du chemin critique de l'additionneur de report d'ondulation

Aller Temps d'ondulation = Délai de propagation+(Portes sur le chemin critique-1)*Délai de porte ET-OU+Délai XOR

Capacité au sol

Aller Capacité au sol = ((Tension de l'agresseur*Capacité adjacente)/Tension de la victime)-Capacité adjacente

Zone de mémoire contenant N bits

Aller Zone de cellule mémoire = (Zone d'une cellule mémoire d'un bit*Fréquence absolue)/Efficacité de la baie

Zone de cellule mémoire

Aller Zone d'une cellule mémoire d'un bit = (Efficacité de la baie*Zone de cellule mémoire)/Fréquence absolue

Efficacité de la baie

Aller Efficacité de la baie = (Zone d'une cellule mémoire d'un bit*Fréquence absolue)/Zone de cellule mémoire

N-Bit Carry-Skip Adder

Aller Additionneur de sauts de transport N-bits = Porte ET à entrée N*Entrée K ET Porte

Porte 'Et' d'entrée K

Aller Entrée K ET Porte = Additionneur de sauts de transport N-bits/Porte ET à entrée N

Porte 'Et' d'entrée N

Aller Porte ET à entrée N = Additionneur de sauts de transport N-bits/Entrée K ET Porte

Délai d'additionneur de portage Formule

Pourquoi Carry-Looker Adder (CLA) est un bon choix ?

CLA calcule les signaux de génération de groupe ainsi que les signaux de propagation de groupe pour éviter d'attendre une ondulation pour déterminer si le premier groupe génère une retenue. Il utilise des cellules noires de valence 4 pour calculer les signaux PG de groupe 4 bits dans le réseau PG. un CLA utilisant k groupes de n bits chacun a un retard et le retard de la porte ET-OU-ET-OU-ET-OU calcule le signal de génération de valence-n. Ce n'est pas mieux que l'additionneur de report-saut de longueur variable et nécessite la porte de génération supplémentaire de n bits, de sorte que le CLA simple est rarement un bon choix de conception. Cependant, il constitue la base pour comprendre les additionneurs plus rapides.

Accueil

GRATUIT PDF

🔍 Chercher

Catégories

Let Others Know

✖

Facebook

Twitter

Copied!