Délai de propagation dans le circuit Solution

ÉTAPE 0: Résumé du pré-calcul
Formule utilisée
Retard de propagation du circuit = (Délai de propagation élevé à faible+Délai de propagation faible à élevé)/2
tckt = (tpHL+tpLH)/2
Cette formule utilise 3 Variables
Variables utilisées
Retard de propagation du circuit - (Mesuré en Deuxième) - Le délai de propagation du circuit fait référence au temps de montée ou de descente des portes logiques. C'est le temps qu'il faut à une porte logique pour changer son état de sortie en fonction d'un changement de l'état d'entrée.
Délai de propagation élevé à faible - (Mesuré en Deuxième) - Le délai de propagation de haut en bas est le temps nécessaire pour que le signal de sortie passe de son niveau haut à son niveau bas à la suite d'un changement du signal d'entrée.
Délai de propagation faible à élevé - (Mesuré en Deuxième) - Le délai de propagation bas à haut est le temps nécessaire pour que le signal de sortie passe de son niveau bas à son niveau haut suite à un changement du signal d'entrée.
ÉTAPE 1: Convertir les entrées en unité de base
Délai de propagation élevé à faible: 7 Nanoseconde --> 7E-09 Deuxième (Vérifiez la conversion ​ici)
Délai de propagation faible à élevé: 9.32 Nanoseconde --> 9.32E-09 Deuxième (Vérifiez la conversion ​ici)
ÉTAPE 2: Évaluer la formule
Remplacement des valeurs d'entrée dans la formule
tckt = (tpHL+tpLH)/2 --> (7E-09+9.32E-09)/2
Évaluer ... ...
tckt = 8.16E-09
ÉTAPE 3: Convertir le résultat en unité de sortie
8.16E-09 Deuxième -->8.16 Nanoseconde (Vérifiez la conversion ​ici)
RÉPONSE FINALE
8.16 Nanoseconde <-- Retard de propagation du circuit
(Calcul effectué en 00.004 secondes)

Crédits

Creator Image
Créé par Shashank
Institut de technologie Nitte Meenakshi (NMIT), Bangalore
Shashank a créé cette calculatrice et 9 autres calculatrices!
Verifier Image
Vérifié par Parminder Singh
Université de Chandigarh (UC), Pendjab
Parminder Singh a validé cette calculatrice et 600+ autres calculatrices!

13 Caractéristiques du retard CMOS Calculatrices

Augmentation du retard
​ Aller Retarder la montée = Retard de montée intrinsèque+(Augmenter la résistance*Capacité de retard)+(Montée de la pente*Retard Précédent)
Retard de la porte AND-OR dans la cellule grise
​ Aller Retard de la porte ET OU = (Retard du chemin critique-Délai de propagation total-Retard de la porte XOR)/(Portes sur le chemin critique-1)
Retard des portes de propagation 1 bit
​ Aller Délai de propagation total = Retard du chemin critique-((Portes sur le chemin critique-1)*Retard de la porte ET OU+Retard de la porte XOR)
Délai de propagation dans le circuit
​ Aller Retard de propagation du circuit = (Délai de propagation élevé à faible+Délai de propagation faible à élevé)/2
Délai de propagation sans capacité parasite
​ Aller Capacité de retard de propagation = Retard de propagation du circuit/Délai normalisé
Délai de propagation
​ Aller Délai de propagation total = Délai normalisé*Capacité de retard de propagation
Retard normalisé
​ Aller Délai normalisé = Délai de propagation total/Capacité de retard de propagation
Ligne à retard contrôlée en tension
​ Aller Ligne à retard contrôlée en tension = Délai de petit écart/Gain VDL
Petit retard de déviation
​ Aller Délai de petit écart = Gain VDL*Ligne à retard contrôlée en tension
Gain VCDL
​ Aller Gain VDL = Délai de petit écart/Ligne à retard contrôlée en tension
Taux de bord
​ Aller Taux de bord = (Temps de montée+Temps d'automne)/2
Temps d'automne
​ Aller Temps d'automne = 2*Taux de bord-Temps de montée
Temps de montée
​ Aller Temps de montée = 2*Taux de bord-Temps d'automne

Délai de propagation dans le circuit Formule

Retard de propagation du circuit = (Délai de propagation élevé à faible+Délai de propagation faible à élevé)/2
tckt = (tpHL+tpLH)/2
Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!