Tension de décalage de petit signal Solution

ÉTAPE 0: Résumé du pré-calcul
Formule utilisée
Tension de décalage de petit signal = Tension initiale du nœud-Tension métastable
a0 = A0-Vm
Cette formule utilise 3 Variables
Variables utilisées
Tension de décalage de petit signal - (Mesuré en Volt) - La tension de décalage des petits signaux est définie comme la tension qui doit être appliquée à l'entrée pour que la sortie soit 0.
Tension initiale du nœud - (Mesuré en Volt) - La tension initiale du nœud est définie comme la tension au moment initial lorsque t est à 0 seconde, c'est-à-dire la tension à laquelle aucun courant n'est consommé.
Tension métastable - (Mesuré en Volt) - La tension métastable est définie comme la volatilité qui est perturbée et se résout finalement à une valeur logique dans un état de très haute énergie.
ÉTAPE 1: Convertir les entrées en unité de base
Tension initiale du nœud: 18 Volt --> 18 Volt Aucune conversion requise
Tension métastable: 8 Volt --> 8 Volt Aucune conversion requise
ÉTAPE 2: Évaluer la formule
Remplacement des valeurs d'entrée dans la formule
a0 = A0-Vm --> 18-8
Évaluer ... ...
a0 = 10
ÉTAPE 3: Convertir le résultat en unité de sortie
10 Volt --> Aucune conversion requise
RÉPONSE FINALE
10 Volt <-- Tension de décalage de petit signal
(Calcul effectué en 00.004 secondes)

Crédits

Créé par Shobhit Dimri
Institut de technologie Bipin Tripathi Kumaon (BTKIT), Dwarahat
Shobhit Dimri a créé cette calculatrice et 900+ autres calculatrices!
Vérifié par Urvi Rathod
Collège d'ingénierie du gouvernement de Vishwakarma (VGEC), Ahmedabad
Urvi Rathod a validé cette calculatrice et 1900+ autres calculatrices!

17 Caractéristiques temporelles CMOS Calculatrices

Porte NAND de tension XOR
Aller Porte NAND de tension XOR = (Capacité 2*Tension du collecteur de base)/(Capacité 1+Capacité 2)
Temps de configuration à basse logique
Aller Temps de configuration à logique basse = Temps d'ouverture pour une entrée descendante-Temps de maintien à logique élevée
Temps de maintien à la logique haute
Aller Temps de maintien à logique élevée = Temps d'ouverture pour une entrée descendante-Temps de configuration à logique basse
Temps de configuration à logique haute
Aller Temps de configuration à logique élevée = Temps d'ouverture pour une entrée croissante-Temps de maintien à logique basse
Temps de maintien à la logique basse
Aller Temps de maintien à logique basse = Temps d'ouverture pour une entrée croissante-Temps de configuration à logique élevée
Temps d'ouverture pour une entrée descendante
Aller Temps d'ouverture pour une entrée descendante = Temps de configuration à logique basse+Temps de maintien à logique élevée
Temps d'ouverture pour une entrée croissante
Aller Temps d'ouverture pour une entrée croissante = Temps de configuration à logique élevée+Temps de maintien à logique basse
Phase du détecteur de phase XOR
Aller Phase du détecteur de phase XOR = Tension du détecteur de phase XOR/Tension moyenne du détecteur de phase XOR
Phase XOR Phase du détecteur par rapport au courant du détecteur
Aller Phase du détecteur de phase XOR = Courant du détecteur de phase XOR/Tension moyenne du détecteur de phase XOR
Tension moyenne du détecteur de phase
Aller Tension moyenne du détecteur de phase XOR = Courant du détecteur de phase XOR/Phase du détecteur de phase XOR
Tension du détecteur de phase XOR
Aller Tension du détecteur de phase XOR = Phase du détecteur de phase XOR*Tension moyenne du détecteur de phase XOR
Courant du détecteur de phase XOR
Aller Courant du détecteur de phase XOR = Phase du détecteur de phase XOR*Tension moyenne du détecteur de phase XOR
Tension de décalage de petit signal
Aller Tension de décalage de petit signal = Tension initiale du nœud-Tension métastable
Tension initiale du nœud A
Aller Tension initiale du nœud = Tension métastable+Tension de décalage de petit signal
Tension métastable
Aller Tension métastable = Tension initiale du nœud-Tension de décalage de petit signal
Probabilité de défaillance du synchroniseur
Aller Probabilité de panne du synchroniseur = 1/MTBF acceptable
MTBF acceptable
Aller MTBF acceptable = 1/Probabilité de panne du synchroniseur

Tension de décalage de petit signal Formule

Tension de décalage de petit signal = Tension initiale du nœud-Tension métastable
a0 = A0-Vm

Qu'est-ce que l'état métastable dans VLSI?

La métastabilité en électronique est la capacité d'un système électronique numérique à persister pendant une durée illimitée dans un équilibre instable ou un état métastable. Dans les états métastables, le circuit peut être incapable de s'installer dans un niveau logique stable « 0 » ou « 1 » dans le temps nécessaire au bon fonctionnement du circuit.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!