Temps de configuration à basse logique Calculatrice

↳

Électronique

Civil

Électrique

Electronique et instrumentation

Ingénieur chimiste

La science des matériaux

L'ingénierie de production

Mécanique

⤿

Caractéristiques temporelles CMOS

Caractéristiques de conception CMOS

Caractéristiques des circuits CMOS

Caractéristiques du retard CMOS

Mesures de puissance CMOS

Onduleurs CMOS

Sous-système CMOS à usage spécial

Sous-système de chemin de données de tableau

✖Le temps d'ouverture pour une entrée descendante est défini comme le temps pendant l'entrée pendant lequel la logique tombe à 0 ou à une sortie faible.ⓘ Temps d'ouverture pour une entrée descendante [t_af]			+10% -10%
✖Le temps de maintien en logique haute est défini comme le temps de maintien pendant l'entrée lorsque la logique passe à 1 ou à une sortie haute.ⓘ Temps de maintien à logique élevée [T_hold1]			+10% -10%

✖Le temps de configuration à une logique basse est défini comme le temps de configuration lorsque la logique tombe à une entrée basse ou à 0.ⓘ Temps de configuration à basse logique [T_setup0]

⎘ Copie

👎

Formule

✖

Temps de configuration à basse logique

Formule

`"T"_{"setup0"} = "t"_{"af"}-"T"_{"hold1"} `

Exemple

`"3.75ns"="11.65ns"-"7.9ns" `

Calculatrice

LaTeX

Réinitialiser

👍

Télécharger Caractéristiques temporelles CMOS Formules PDF

Temps de configuration à basse logique Solution

ÉTAPE 0: Résumé du pré-calcul

Formule utilisée

Temps de configuration à logique basse = Temps d'ouverture pour une entrée descendante-Temps de maintien à logique élevée
T_setup0 = t_af-T_hold1
Cette formule utilise 3 Variables

Variables utilisées

Temps de configuration à logique basse - (Mesuré en Deuxième) - Le temps de configuration à une logique basse est défini comme le temps de configuration lorsque la logique tombe à une entrée basse ou à 0.
Temps d'ouverture pour une entrée descendante - (Mesuré en Deuxième) - Le temps d'ouverture pour une entrée descendante est défini comme le temps pendant l'entrée pendant lequel la logique tombe à 0 ou à une sortie faible.
Temps de maintien à logique élevée - (Mesuré en Deuxième) - Le temps de maintien en logique haute est défini comme le temps de maintien pendant l'entrée lorsque la logique passe à 1 ou à une sortie haute.

ÉTAPE 1: Convertir les entrées en unité de base

Temps d'ouverture pour une entrée descendante: 11.65 Nanoseconde --> 1.165E-08 Deuxième (Vérifiez la conversion ici)
Temps de maintien à logique élevée: 7.9 Nanoseconde --> 7.9E-09 Deuxième (Vérifiez la conversion ici)

ÉTAPE 2: Évaluer la formule

Remplacement des valeurs d'entrée dans la formule

T_setup0 = t_af-T_hold1 --> 1.165E-08-7.9E-09

Évaluer ... ...

T_setup0 = 3.75E-09

ÉTAPE 3: Convertir le résultat en unité de sortie

3.75E-09 Deuxième -->3.75 Nanoseconde (Vérifiez la conversion ici)

RÉPONSE FINALE

3.75 Nanoseconde <-- Temps de configuration à logique basse

(Calcul effectué en 00.020 secondes)

Tu es là -

Accueil » Ingénierie » Électronique » Conception et applications CMOS » Caractéristiques temporelles CMOS » Temps de configuration à basse logique

Crédits

Créé par Shobhit Dimri

Institut de technologie Bipin Tripathi Kumaon (BTKIT), Dwarahat

Shobhit Dimri a créé cette calculatrice et 900+ autres calculatrices!

Vérifié par Urvi Rathod

Collège d'ingénierie du gouvernement de Vishwakarma (VGEC), Ahmedabad

Urvi Rathod a validé cette calculatrice et 1900+ autres calculatrices!

< 17 Caractéristiques temporelles CMOS Calculatrices

Porte NAND de tension XOR

Aller Porte NAND de tension XOR = (Capacité 2*Tension du collecteur de base)/(Capacité 1+Capacité 2)

Temps de configuration à basse logique

Aller Temps de configuration à logique basse = Temps d'ouverture pour une entrée descendante-Temps de maintien à logique élevée

Temps de maintien à la logique haute

Aller Temps de maintien à logique élevée = Temps d'ouverture pour une entrée descendante-Temps de configuration à logique basse

Temps de configuration à logique haute

Aller Temps de configuration à logique élevée = Temps d'ouverture pour une entrée croissante-Temps de maintien à logique basse

Temps de maintien à la logique basse

Aller Temps de maintien à logique basse = Temps d'ouverture pour une entrée croissante-Temps de configuration à logique élevée

Temps d'ouverture pour une entrée descendante

Aller Temps d'ouverture pour une entrée descendante = Temps de configuration à logique basse+Temps de maintien à logique élevée

Temps d'ouverture pour une entrée croissante

Aller Temps d'ouverture pour une entrée croissante = Temps de configuration à logique élevée+Temps de maintien à logique basse

Phase du détecteur de phase XOR

Aller Phase du détecteur de phase XOR = Tension du détecteur de phase XOR/Tension moyenne du détecteur de phase XOR

Phase XOR Phase du détecteur par rapport au courant du détecteur

Aller Phase du détecteur de phase XOR = Courant du détecteur de phase XOR/Tension moyenne du détecteur de phase XOR

Tension moyenne du détecteur de phase

Aller Tension moyenne du détecteur de phase XOR = Courant du détecteur de phase XOR/Phase du détecteur de phase XOR

Tension du détecteur de phase XOR

Aller Tension du détecteur de phase XOR = Phase du détecteur de phase XOR*Tension moyenne du détecteur de phase XOR

Courant du détecteur de phase XOR

Aller Courant du détecteur de phase XOR = Phase du détecteur de phase XOR*Tension moyenne du détecteur de phase XOR

Tension de décalage de petit signal

Aller Tension de décalage de petit signal = Tension initiale du nœud-Tension métastable

Tension initiale du nœud A

Aller Tension initiale du nœud = Tension métastable+Tension de décalage de petit signal

Tension métastable

Aller Tension métastable = Tension initiale du nœud-Tension de décalage de petit signal

Probabilité de défaillance du synchroniseur

Aller Probabilité de panne du synchroniseur = 1/MTBF acceptable

MTBF acceptable

Aller MTBF acceptable = 1/Probabilité de panne du synchroniseur

Temps de configuration à basse logique Formule

Temps de configuration à logique basse = Temps d'ouverture pour une entrée descendante-Temps de maintien à logique élevée
T_setup0 = t_af-T_hold1

Quelle est la durée de configuration tsetup0 et tsetup1 ?

En général, les retards seront différents pour les entrées 0 et 1. Les temps de configuration tsetup0 et tsetup1 sont les temps où D doit descendre ou monter, respectivement, avant l'horloge pour que les données soient correctement capturées avec le moins de tDQ possible.

Accueil

GRATUIT PDF

🔍 Chercher

Catégories

Let Others Know

✖

Facebook

Twitter

Copied!