उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब कॅल्क्युलेटर

✖इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स समतुल्य लम्पेड रेखीय कॅपेसिटन्समध्ये एकत्रित कॅपेसिटन्स म्हणून परिभाषित केली जाते.ⓘ लोड कॅपेसिटन्स [C_load]			+10% -10%
✖CMOS मधील NMOS चे Transconductance हे इलेक्ट्रॉनच्या गतिशीलतेचे गुणाकार, NMOS च्या रुंदी ते लांबीचे गुणोत्तर आणि ऑक्साइड कॅपेसिटन्स म्हणून परिभाषित केले आहे.ⓘ NMOS चे ट्रान्सकंडक्टन्स [K_n]			+10% -10%
✖CMOS चा पुरवठा व्होल्टेज PMOS च्या स्रोत टर्मिनलला दिलेला पुरवठा व्होल्टेज म्हणून परिभाषित केला जातो.ⓘ पुरवठा व्होल्टेज [V_DD]			+10% -10%
✖बॉडी बायससह एनएमओएसचा थ्रेशोल्ड व्होल्टेज हे एनएमओएस चालू करण्यासाठी आवश्यक गेट व्होल्टेज म्हणून परिभाषित केले आहे जेव्हा सब्सट्रेट जमिनीच्या क्षमतेवर नसतो.ⓘ बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज [V_T,n]			+10% -10%

✖आउटपुटच्या उच्च ते निम्न संक्रमणासाठी लागणारा वेळ आउटपुट व्होल्टेज V वरून कमी होण्यासाठी लागणारा वेळ म्हणून परिभाषित केला जातो.ⓘ उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब [ζ_PHL]

⎘ कॉपी

👎

सुत्र

✖

उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब

सुत्र

`"ζ"_{"PHL"} = ("C"_{"load"}/("K"_{"n"}*("V"_{"DD"}-"V"_{"T,n"})))*((2*"V"_{"T,n"}/("V"_{"DD"}-"V"_{"T,n"}))+ln((4*("V"_{"DD"}-"V"_{"T,n"})/"V"_{"DD"})-1))`

उदाहरण

`"0.002292ns"=("0.85fF"/("200µA/V²"*("3.3V"-"0.8V")))*((2*"0.8V"/("3.3V"-"0.8V"))+ln((4*("3.3V"-"0.8V")/"3.3V")-1))`

कॅल्क्युलेटर

LaTeX

रीसेट करा

👍

डाउनलोड करा CMOS डिझाइन आणि अनुप्रयोग सुत्र PDF PDF Image

उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

आउटपुटच्या उच्च ते निम्न संक्रमणासाठी वेळ = (लोड कॅपेसिटन्स/(NMOS चे ट्रान्सकंडक्टन्स*(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज)))*((2*बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज/(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज))+ln((4*(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज)/पुरवठा व्होल्टेज)-1))
ζ_PHL = (C_load/(K_n*(V_DD-V_T,n)))*((2*V_T,n/(V_DD-V_T,n))+ln((4*(V_DD-V_T,n)/V_DD)-1))
हे सूत्र 1 कार्ये, 5 व्हेरिएबल्स वापरते

कार्ये वापरली

ln - नैसर्गिक लॉगरिथम, ज्याला बेस e ला लॉगरिथम असेही म्हणतात, हे नैसर्गिक घातांकीय कार्याचे व्यस्त कार्य आहे., ln(Number)

व्हेरिएबल्स वापरलेले

आउटपुटच्या उच्च ते निम्न संक्रमणासाठी वेळ - (मध्ये मोजली दुसरा) - आउटपुटच्या उच्च ते निम्न संक्रमणासाठी लागणारा वेळ आउटपुट व्होल्टेज V वरून कमी होण्यासाठी लागणारा वेळ म्हणून परिभाषित केला जातो.
लोड कॅपेसिटन्स - (मध्ये मोजली फॅरड) - इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स समतुल्य लम्पेड रेखीय कॅपेसिटन्समध्ये एकत्रित कॅपेसिटन्स म्हणून परिभाषित केली जाते.
NMOS चे ट्रान्सकंडक्टन्स - (मध्ये मोजली अँपिअर प्रति स्क्वेअर व्होल्ट) - CMOS मधील NMOS चे Transconductance हे इलेक्ट्रॉनच्या गतिशीलतेचे गुणाकार, NMOS च्या रुंदी ते लांबीचे गुणोत्तर आणि ऑक्साइड कॅपेसिटन्स म्हणून परिभाषित केले आहे.
पुरवठा व्होल्टेज - (मध्ये मोजली व्होल्ट) - CMOS चा पुरवठा व्होल्टेज PMOS च्या स्रोत टर्मिनलला दिलेला पुरवठा व्होल्टेज म्हणून परिभाषित केला जातो.
बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज - (मध्ये मोजली व्होल्ट) - बॉडी बायससह एनएमओएसचा थ्रेशोल्ड व्होल्टेज हे एनएमओएस चालू करण्यासाठी आवश्यक गेट व्होल्टेज म्हणून परिभाषित केले आहे जेव्हा सब्सट्रेट जमिनीच्या क्षमतेवर नसतो.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

लोड कॅपेसिटन्स: 0.85 फेमटोफॅरड --> 8.5E-16 फॅरड (रूपांतरण तपासा येथे)
NMOS चे ट्रान्सकंडक्टन्स: 200 मायक्रो अँपिअर प्रति स्क्वेअर व्होल्ट --> 0.0002 अँपिअर प्रति स्क्वेअर व्होल्ट (रूपांतरण तपासा येथे)
पुरवठा व्होल्टेज: 3.3 व्होल्ट --> 3.3 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही
बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज: 0.8 व्होल्ट --> 0.8 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

ζ_PHL = (C_load/(K_n*(V_DD-V_T,n)))*((2*V_T,n/(V_DD-V_T,n))+ln((4*(V_DD-V_T,n)/V_DD)-1)) --> (8.5E-16/(0.0002*(3.3-0.8)))*((2*0.8/(3.3-0.8))+ln((4*(3.3-0.8)/3.3)-1))

मूल्यांकन करत आहे ... ...

ζ_PHL = 2.29191459847163E-12

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

2.29191459847163E-12 दुसरा -->0.00229191459847163 नॅनोसेकंद (रूपांतरण तपासा येथे)

अंतिम उत्तर

0.00229191459847163 ≈ 0.002292 नॅनोसेकंद <-- आउटपुटच्या उच्च ते निम्न संक्रमणासाठी वेळ

(गणना 00.020 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » CMOS डिझाइन आणि अनुप्रयोग » CMOS इन्व्हर्टर » उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब

जमा

ने निर्मित प्रियांका पटेल

लालभाई दलपतभाई कॉलेज ऑफ इंजिनीअरिंग (LDCE), अहमदाबाद

प्रियांका पटेल यांनी हे कॅल्क्युलेटर आणि 25+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित परमिंदर सिंग

चंदीगड विद्यापीठ (CU), पंजाब

परमिंदर सिंग यानी हे कॅल्क्युलेटर आणि 500+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< 17 CMOS इन्व्हर्टर कॅल्क्युलेटर

कमी ते उच्च आउटपुट संक्रमण CMOS साठी प्रसार विलंब

जा आउटपुटच्या निम्न ते उच्च संक्रमणासाठी वेळ = (लोड कॅपेसिटन्स/(पीएमओएसचे ट्रान्सकंडक्टन्स*(पुरवठा व्होल्टेज-abs(बॉडी बायससह पीएमओएसचा थ्रेशोल्ड व्होल्टेज))))*(((2*abs(बॉडी बायससह पीएमओएसचा थ्रेशोल्ड व्होल्टेज))/(पुरवठा व्होल्टेज-abs(बॉडी बायससह पीएमओएसचा थ्रेशोल्ड व्होल्टेज)))+ln((4*(पुरवठा व्होल्टेज-abs(बॉडी बायससह पीएमओएसचा थ्रेशोल्ड व्होल्टेज))/पुरवठा व्होल्टेज)-1))

उच्च ते निम्न आउटपुट संक्रमण CMOS साठी प्रसार विलंब

जा आउटपुटच्या उच्च ते निम्न संक्रमणासाठी वेळ = (लोड कॅपेसिटन्स/(NMOS चे ट्रान्सकंडक्टन्स*(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज)))*((2*बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज/(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज))+ln((4*(पुरवठा व्होल्टेज-बॉडी बायससह NMOS चे थ्रेशोल्ड व्होल्टेज)/पुरवठा व्होल्टेज)-1))

प्रतिरोधक लोड किमान आउटपुट व्होल्टेज CMOS

जा प्रतिरोधक लोड किमान आउटपुट व्होल्टेज = पुरवठा व्होल्टेज-शून्य बायस थ्रेशोल्ड व्होल्टेज+(1/(NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार))-sqrt((पुरवठा व्होल्टेज-शून्य बायस थ्रेशोल्ड व्होल्टेज+(1/(NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार)))^2-(2*पुरवठा व्होल्टेज/(NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार)))

थ्रेशोल्ड व्होल्टेज CMOS

जा थ्रेशोल्ड व्होल्टेज = (शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज+sqrt(1/ट्रान्सकंडक्टन्स रेशो)*(पुरवठा व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)))/(1+sqrt(1/ट्रान्सकंडक्टन्स रेशो))

कमाल इनपुट व्होल्टेज CMOS

जा कमाल इनपुट व्होल्टेज CMOS = (2*कमाल इनपुटसाठी आउटपुट व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)-पुरवठा व्होल्टेज+ट्रान्सकंडक्टन्स रेशो*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/(1+ट्रान्सकंडक्टन्स रेशो)

किमान इनपुट व्होल्टेज CMOS

जा किमान इनपुट व्होल्टेज = (पुरवठा व्होल्टेज+(शरीराच्या पूर्वाग्रहाशिवाय पीएमओएसचा थ्रेशोल्ड व्होल्टेज)+ट्रान्सकंडक्टन्स रेशो*(2*आउटपुट व्होल्टेज+शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज))/(1+ट्रान्सकंडक्टन्स रेशो)

प्रतिरोधक लोड किमान इनपुट व्होल्टेज CMOS

जा प्रतिरोधक लोड किमान इनपुट व्होल्टेज = शून्य बायस थ्रेशोल्ड व्होल्टेज+sqrt((8*पुरवठा व्होल्टेज)/(3*NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार))-(1/(NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार))

कॅस्केड इन्व्हर्टर CMOS ची लोड कॅपेसिटन्स

जा लोड कॅपेसिटन्स = PMOS ची गेट ड्रेन कॅपेसिटन्स+NMOS च्या गेट ड्रेन कॅपेसिटन्स+पीएमओएसची मोठ्या प्रमाणात क्षमता काढून टाका+NMOS ची मोठ्या प्रमाणात क्षमता काढून टाका+अंतर्गत क्षमता+गेट कॅपेसिटन्स

वीज पुरवठ्याद्वारे ऊर्जा वितरित केली जाते

जा वीज पुरवठ्याद्वारे ऊर्जा वितरित केली जाते = int(पुरवठा व्होल्टेज*तात्काळ निचरा करंट*x,x,0,कॅपेसिटरचे चार्जिंग इंटरव्हल)

प्रतिरोधक लोड कमाल इनपुट व्होल्टेज CMOS

जा प्रतिरोधक लोड कमाल इनपुट व्होल्टेज CMOS = शून्य बायस थ्रेशोल्ड व्होल्टेज+(1/(NMOS चे ट्रान्सकंडक्टन्स*लोड प्रतिकार))

सरासरी प्रसार विलंब CMOS

जा सरासरी प्रसार विलंब = (आउटपुटच्या उच्च ते निम्न संक्रमणासाठी वेळ+आउटपुटच्या निम्न ते उच्च संक्रमणासाठी वेळ)/2

सिमेट्रिक CMOS साठी किमान इनपुट व्होल्टेज

जा किमान इनपुट व्होल्टेज = (5*पुरवठा व्होल्टेज-2*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/8

सिमेट्रिक CMOS साठी कमाल इनपुट व्होल्टेज

जा कमाल इनपुट व्होल्टेज = (3*पुरवठा व्होल्टेज+2*शरीर पूर्वाग्रहाशिवाय NMOS चे थ्रेशोल्ड व्होल्टेज)/8

सरासरी पॉवर डिसिपेशन CMOS

जा सरासरी पॉवर अपव्यय = लोड कॅपेसिटन्स*(पुरवठा व्होल्टेज)^2*वारंवारता