Błąd detektora fazy PLL Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń
Formułę używana
Detektor błędów PLL = Wejściowa faza zegara odniesienia- Zegar sprzężenia zwrotnego PLL
ΔΦer = ΔΦin- ΔΦc
Ta formuła używa 3 Zmienne
Używane zmienne
Detektor błędów PLL - Detektor błędu PLL jest obliczany, gdy detektor błędu fazy kwantyzuje różnicę faz pomiędzy impulsami w górę i w dół.
Wejściowa faza zegara odniesienia - Fazę wejściowego zegara odniesienia definiuje się jako przejście logiczne, które po zastosowaniu do styku zegara elementu synchronicznego przechwytuje dane.
Zegar sprzężenia zwrotnego PLL - Zegar sprzężenia zwrotnego pll to zegar generujący sygnał wyjściowy, którego faza jest powiązana z fazą sygnału wejściowego.
KROK 1: Zamień wejście (a) na jednostkę bazową
Wejściowa faza zegara odniesienia: 5.99 --> Nie jest wymagana konwersja
Zegar sprzężenia zwrotnego PLL: 1.21 --> Nie jest wymagana konwersja
KROK 2: Oceń formułę
Zastępowanie wartości wejściowych we wzorze
ΔΦer = ΔΦin- ΔΦc --> 5.99- 1.21
Ocenianie ... ...
ΔΦer = 4.78
KROK 3: Konwertuj wynik na jednostkę wyjścia
4.78 --> Nie jest wymagana konwersja
OSTATNIA ODPOWIEDŹ
4.78 <-- Detektor błędów PLL
(Obliczenie zakończone za 00.004 sekund)

Kredyty

Stworzone przez Shobhit Dimri
Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat
Shobhit Dimri utworzył ten kalkulator i 900+ więcej kalkulatorów!
Zweryfikowane przez Urvi Rathod
Vishwakarma Government Engineering College (VGEC), Ahmedabad
Urvi Rathod zweryfikował ten kalkulator i 1900+ więcej kalkulatorów!

20 Podsystem specjalnego przeznaczenia CMOS Kalkulatory

Opór szeregowy od opakowania do powietrza
Iść Opór szeregowy od opakowania do powietrza = Opór cieplny pomiędzy złączem a otoczeniem-Rezystancja szeregowa od matrycy do opakowania
Odporność serii od matrycy do opakowania
Iść Rezystancja szeregowa od matrycy do opakowania = Opór cieplny pomiędzy złączem a otoczeniem-Opór szeregowy od opakowania do powietrza
Moc inwertera
Iść Moc falownika = (Opóźnienie łańcuchów-(Elektryczny wysiłek 1+Elektryczny wysiłek 2))/2
Wysiłek elektryczny inwertera 1
Iść Elektryczny wysiłek 1 = Opóźnienie łańcuchów-(Elektryczny wysiłek 2+2*Moc falownika)
Wysiłek elektryczny inwertera 2
Iść Elektryczny wysiłek 2 = Opóźnienie łańcuchów-(Elektryczny wysiłek 1+2*Moc falownika)
Opóźnienie dla dwóch falowników połączonych szeregowo
Iść Opóźnienie łańcuchów = Elektryczny wysiłek 1+Elektryczny wysiłek 2+2*Moc falownika
Odporność termiczna między złączem a otoczeniem
Iść Opór cieplny pomiędzy złączem a otoczeniem = Tranzystory różnicy temperatur/Pobór mocy chipa
Różnica temperatur między tranzystorami
Iść Tranzystory różnicy temperatur = Opór cieplny pomiędzy złączem a otoczeniem*Pobór mocy chipa
Pobór mocy chipa
Iść Pobór mocy chipa = Tranzystory różnicy temperatur/Opór cieplny pomiędzy złączem a otoczeniem
Zegar sprzężenia zwrotnego PLL
Iść Zegar sprzężenia zwrotnego PLL = Wejściowa faza zegara odniesienia-Detektor błędów PLL
Błąd detektora fazy PLL
Iść Detektor błędów PLL = Wejściowa faza zegara odniesienia- Zegar sprzężenia zwrotnego PLL
Faza zegara wyjściowego PLL
Iść Faza zegara wyjściowego PLL = Funkcja transferu PLL*Wejściowa faza zegara odniesienia
Faza zegara wejściowego PLL
Iść Wejściowa faza zegara odniesienia = Faza zegara wyjściowego PLL/Funkcja transferu PLL
Funkcja transferu PLL
Iść Funkcja transferu PLL = Faza zegara wyjściowego PLL/Wejściowa faza zegara odniesienia
Zmiana fazy zegara
Iść Zmiana fazy zegara = Faza zegara wyjściowego PLL/Częstotliwość bezwzględna
Zmiana częstotliwości zegara
Iść Zmiana częstotliwości zegara = Fanout/Częstotliwość bezwzględna
Pojemność obciążenia zewnętrznego
Iść Pojemność obciążenia zewnętrznego = Fanout*Pojemność wejściowa
Fanout z Bramy
Iść Fanout = Wysiłek sceniczny/Logiczny wysiłek
Wysiłek sceniczny
Iść Wysiłek sceniczny = Fanout*Logiczny wysiłek
Opóźnienie bramki
Iść Opóźnienie bramy = 2^(N-bitowa pamięć SRAM)

Błąd detektora fazy PLL Formułę

Detektor błędów PLL = Wejściowa faza zegara odniesienia- Zegar sprzężenia zwrotnego PLL
ΔΦer = ΔΦin- ΔΦc

Co to jest PLL?

Pętla synchronizacji fazy lub pętla synchronizacji fazy (PLL) to system sterowania, który generuje sygnał wyjściowy, którego faza jest powiązana z fazą sygnału wejściowego. Istnieje kilka różnych typów; najprostszy to obwód elektroniczny składający się z oscylatora o zmiennej częstotliwości i detektora fazy w pętli sprzężenia zwrotnego.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!