✖Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS definiuje się jako maksymalne napięcie wejściowe, które można interpretować jako logiczne „0”, gdy typ obciążenia jest rezystancyjny.ⓘ Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS [VIL(RL)]
|
|
|
⎘ Kopiuj
|