Tempo de espera na lógica baixa Calculadora

↳

Eletrônicos

Ciência de materiais

Civil

Elétrico

Eletrônica e Instrumentação

Engenharia de Produção

Engenheiro químico

Mecânico

⤿

Características de tempo CMOS

Características de atraso CMOS

Características de projeto CMOS

Características do circuito CMOS

Inversores CMOS

Métricas de potência CMOS

Subsistema de Datapath de matriz

Subsistema de finalidade especial CMOS

✖O tempo de abertura para entrada crescente é definido como o tempo durante a entrada quando a lógica sobe para 1 ou saída alta.ⓘ Tempo de abertura para entrada crescente [t_ar]			+10% -10%
✖O tempo de configuração na lógica alta é definido como o tempo de configuração quando a lógica está na saída alta.ⓘ Tempo de configuração em High Logic [T_setup1]			+10% -10%

✖A lógica Hold Time at Low é definida como o tempo de espera no qual a lógica ou a saída cai para baixo ou 0.ⓘ Tempo de espera na lógica baixa [T_hold0]

⎘ Cópia De

👎

Fórmula

✖

Tempo de espera na lógica baixa

Fórmula

`"T"_{"hold0"} = "t"_{"ar"}-"T"_{"setup1"}`

Exemplo

`"9ns"="14ns"-"5ns"`

Calculadora

LaTeX

Redefinir

👍

Download Características de tempo CMOS Fórmulas PDF PDF Image

Tempo de espera na lógica baixa Solução

ETAPA 0: Resumo de pré-cálculo

Fórmula Usada

Tempo de espera em baixa lógica = Tempo de abertura para entrada crescente-Tempo de configuração em High Logic
T_hold0 = t_ar-T_setup1
Esta fórmula usa 3 Variáveis

Variáveis Usadas

Tempo de espera em baixa lógica - (Medido em Segundo) - A lógica Hold Time at Low é definida como o tempo de espera no qual a lógica ou a saída cai para baixo ou 0.
Tempo de abertura para entrada crescente - (Medido em Segundo) - O tempo de abertura para entrada crescente é definido como o tempo durante a entrada quando a lógica sobe para 1 ou saída alta.
Tempo de configuração em High Logic - (Medido em Segundo) - O tempo de configuração na lógica alta é definido como o tempo de configuração quando a lógica está na saída alta.

ETAPA 1: Converter entrada (s) em unidade de base

Tempo de abertura para entrada crescente: 14 Nanossegundo --> 1.4E-08 Segundo (Verifique a conversão aqui)
Tempo de configuração em High Logic: 5 Nanossegundo --> 5E-09 Segundo (Verifique a conversão aqui)

ETAPA 2: Avalie a Fórmula

Substituindo valores de entrada na fórmula

T_hold0 = t_ar-T_setup1 --> 1.4E-08-5E-09

Avaliando ... ...

T_hold0 = 9E-09

PASSO 3: Converta o Resultado em Unidade de Saída

9E-09 Segundo -->9 Nanossegundo (Verifique a conversão aqui)

RESPOSTA FINAL

9 Nanossegundo <-- Tempo de espera em baixa lógica

(Cálculo concluído em 00.004 segundos)

Você está aqui -

Casa » Engenharia » Eletrônicos » Design e aplicações CMOS » Características de tempo CMOS » Tempo de espera na lógica baixa

Créditos

Criado por Shobhit Dimri

Instituto de Tecnologia Bipin Tripathi Kumaon (BTKIT), Dwarahat

Shobhit Dimri criou esta calculadora e mais 900+ calculadoras!

Verificado por Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod verificou esta calculadora e mais 1900+ calculadoras!

< 17 Características de tempo CMOS Calculadoras

Porta NAND de tensão XOR

Vai Tensão XOR Nand Gate = (Capacitância 2*Tensão do Coletor Base)/(Capacitância 1+Capacitância 2)

Tempo de abertura para entrada descendente

Vai Tempo de abertura para entrada descendente = Tempo de configuração em baixa lógica+Tempo de espera em High Logic

Tempo de configuração na lógica baixa

Vai Tempo de configuração em baixa lógica = Tempo de abertura para entrada descendente-Tempo de espera em High Logic

Tempo de espera na lógica alta

Vai Tempo de espera em High Logic = Tempo de abertura para entrada descendente-Tempo de configuração em baixa lógica

Tempo de abertura para entrada crescente

Vai Tempo de abertura para entrada crescente = Tempo de configuração em High Logic+Tempo de espera em baixa lógica

Tempo de Configuração em Alta Lógica

Vai Tempo de configuração em High Logic = Tempo de abertura para entrada crescente-Tempo de espera em baixa lógica

Tempo de espera na lógica baixa

Vai Tempo de espera em baixa lógica = Tempo de abertura para entrada crescente-Tempo de configuração em High Logic

Fase XOR Fase do detector com referência à corrente do detector

Vai Fase do detector de fase XOR = Corrente do detector de fase XOR/Tensão Média do Detector de Fase XOR

Tensão Média do Detector de Fase

Vai Tensão Média do Detector de Fase XOR = Corrente do detector de fase XOR/Fase do detector de fase XOR

Corrente do detector de fase XOR

Vai Corrente do detector de fase XOR = Fase do detector de fase XOR*Tensão Média do Detector de Fase XOR

Tensão do Detector de Fase XOR

Vai Tensão do Detector de Fase XOR = Fase do detector de fase XOR*Tensão Média do Detector de Fase XOR

Fase do detector de fase XOR

Vai Fase do detector de fase XOR = Tensão do Detector de Fase XOR/Tensão Média do Detector de Fase XOR

Tensão de deslocamento de sinal pequeno

Vai Tensão de deslocamento de sinal pequeno = Tensão inicial do nó-Tensão metaestável

Tensão Inicial do Nó A

Vai Tensão inicial do nó = Tensão metaestável+Tensão de deslocamento de sinal pequeno

Tensão Metaestável

Vai Tensão metaestável = Tensão inicial do nó-Tensão de deslocamento de sinal pequeno

Probabilidade de falha do sincronizador

Vai Probabilidade de falha do sincronizador = 1/MTBF aceitável

MTBF aceitável

Vai MTBF aceitável = 1/Probabilidade de falha do sincronizador

Tempo de espera na lógica baixa Fórmula

Tempo de espera em baixa lógica = Tempo de abertura para entrada crescente-Tempo de configuração em High Logic
T_hold0 = t_ar-T_setup1

Qual é o tempo de configuração tsetup0 e tsetup1?

Em geral, os atrasos serão diferentes para entradas de 0 e 1. Os tempos de setup tsetup0 e tsetup1 são os tempos que D deve cair ou subir, respectivamente, antes do clock para que os dados sejam capturados adequadamente com o menor tDQ possível.

Casa

LIVRE PDFs

🔍 Procurar

Categorias

Let Others Know

✖

Facebook

Twitter

Copied!