Haltezeit bei niedriger Logik Taschenrechner

↳

Elektronik

Bürgerlich

Chemieingenieurwesen

Elektrisch

Elektronik und Instrumentierung

Fertigungstechnik

Materialwissenschaften

Mechanisch

⤿

CMOS-Zeiteigenschaften

Array-Datenpfad-Subsystem

CMOS-Designmerkmale

CMOS-Leistungsmetriken

CMOS-Spezialsubsystem

CMOS-Verzögerungseigenschaften

CMOS-Wechselrichter

Eigenschaften der CMOS-Schaltung

✖Die Aperturzeit für einen steigenden Eingang ist als die Zeit während des Eingangs definiert, in der die Logik auf 1 oder einen hohen Ausgang ansteigt.ⓘ Blendenzeit für steigenden Eingang [t_ar]			+10% -10%
✖Die Setup-Zeit bei High-Logik ist definiert als die Setup-Zeit, wenn die Logik den High-Ausgang hat.ⓘ Einrichtungszeit bei hoher Logik [T_setup1]			+10% -10%

✖Die Haltezeit bei Low-Logik ist definiert als die Haltezeit, bei der die Logik oder der Ausgang auf Low oder 0 fällt.ⓘ Haltezeit bei niedriger Logik [T_hold0]

⎘ Kopie

👎

Formel

✖

Haltezeit bei niedriger Logik

Formel

`"T"_{"hold0"} = "t"_{"ar"}-"T"_{"setup1"}`

Beispiel

`"9ns"="14ns"-"5ns"`

Taschenrechner

LaTeX

Rücksetzen

👍

Herunterladen CMOS-Zeiteigenschaften Formeln Pdf

Haltezeit bei niedriger Logik Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung

Gebrauchte Formel

Haltezeit bei niedriger Logik = Blendenzeit für steigenden Eingang-Einrichtungszeit bei hoher Logik
T_hold0 = t_ar-T_setup1
Diese formel verwendet 3 Variablen

Verwendete Variablen

Haltezeit bei niedriger Logik - (Gemessen in Zweite) - Die Haltezeit bei Low-Logik ist definiert als die Haltezeit, bei der die Logik oder der Ausgang auf Low oder 0 fällt.
Blendenzeit für steigenden Eingang - (Gemessen in Zweite) - Die Aperturzeit für einen steigenden Eingang ist als die Zeit während des Eingangs definiert, in der die Logik auf 1 oder einen hohen Ausgang ansteigt.
Einrichtungszeit bei hoher Logik - (Gemessen in Zweite) - Die Setup-Zeit bei High-Logik ist definiert als die Setup-Zeit, wenn die Logik den High-Ausgang hat.

SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit

Blendenzeit für steigenden Eingang: 14 Nanosekunde --> 1.4E-08 Zweite (Überprüfen sie die konvertierung hier)
Einrichtungszeit bei hoher Logik: 5 Nanosekunde --> 5E-09 Zweite (Überprüfen sie die konvertierung hier)

SCHRITT 2: Formel auswerten

Eingabewerte in Formel ersetzen

T_hold0 = t_ar-T_setup1 --> 1.4E-08-5E-09

Auswerten ... ...

T_hold0 = 9E-09

SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit

9E-09 Zweite -->9 Nanosekunde (Überprüfen sie die konvertierung hier)

ENDGÜLTIGE ANTWORT

9 Nanosekunde <-- Haltezeit bei niedriger Logik

(Berechnung in 00.004 sekunden abgeschlossen)

Du bist da -

Zuhause » Maschinenbau » Elektronik » CMOS-Design und Anwendungen » CMOS-Zeiteigenschaften » Haltezeit bei niedriger Logik

Credits

Erstellt von Shobhit Dimri

Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat

Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!

Geprüft von Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

< 17 CMOS-Zeiteigenschaften Taschenrechner

XOR-Spannungs-NAND-Gatter

Gehen XOR-Spannungs-NAND-Gate = (Kapazität 2*Basiskollektorspannung)/(Kapazität 1+Kapazität 2)

XOR-Phasendetektorspannung

Gehen XOR-Phasendetektorspannung = XOR-Phasendetektorphase*Durchschnittliche Spannung des XOR-Phasendetektors

XOR-Phasendetektorphase

Gehen XOR-Phasendetektorphase = XOR-Phasendetektorspannung/Durchschnittliche Spannung des XOR-Phasendetektors

XOR-Phase Detektorphase in Bezug auf den Detektorstrom

Gehen XOR-Phasendetektorphase = XOR-Phasendetektorstrom/Durchschnittliche Spannung des XOR-Phasendetektors

Durchschnittliche Spannung des Phasendetektors

Gehen Durchschnittliche Spannung des XOR-Phasendetektors = XOR-Phasendetektorstrom/XOR-Phasendetektorphase

XOR-Phasendetektorstrom

Gehen XOR-Phasendetektorstrom = XOR-Phasendetektorphase*Durchschnittliche Spannung des XOR-Phasendetektors

Blendenzeit für steigenden Eingang

Gehen Blendenzeit für steigenden Eingang = Einrichtungszeit bei hoher Logik+Haltezeit bei niedriger Logik

Haltezeit bei niedriger Logik

Gehen Haltezeit bei niedriger Logik = Blendenzeit für steigenden Eingang-Einrichtungszeit bei hoher Logik

Setup-Zeit bei hoher Logik

Gehen Einrichtungszeit bei hoher Logik = Blendenzeit für steigenden Eingang-Haltezeit bei niedriger Logik

Blendenzeit für fallenden Eingang

Gehen Blendenzeit für fallenden Eingang = Einrichtungszeit bei niedriger Logik+Haltezeit bei hoher Logik

Rüstzeit bei niedriger Logik

Gehen Einrichtungszeit bei niedriger Logik = Blendenzeit für fallenden Eingang-Haltezeit bei hoher Logik

Haltezeit bei hoher Logik

Gehen Haltezeit bei hoher Logik = Blendenzeit für fallenden Eingang-Einrichtungszeit bei niedriger Logik

Anfangsspannung von Knoten A

Gehen Anfängliche Knotenspannung = Metastabile Spannung+Kleinsignal-Offsetspannung

Kleinsignal-Offsetspannung

Gehen Kleinsignal-Offsetspannung = Anfängliche Knotenspannung-Metastabile Spannung

Metastabile Spannung

Gehen Metastabile Spannung = Anfängliche Knotenspannung-Kleinsignal-Offsetspannung

Wahrscheinlichkeit eines Synchronisiererausfalls

Gehen Wahrscheinlichkeit eines Ausfalls des Synchronizers = 1/Akzeptable MTBF

Akzeptables MTBF

Gehen Akzeptable MTBF = 1/Wahrscheinlichkeit eines Ausfalls des Synchronizers

Haltezeit bei niedriger Logik Formel

Haltezeit bei niedriger Logik = Blendenzeit für steigenden Eingang-Einrichtungszeit bei hoher Logik
T_hold0 = t_ar-T_setup1

Was sind die Setup-Zeiten tsetup0 und tsetup1?

Im Allgemeinen unterscheiden sich die Verzögerungen für Eingaben von 0 und 1. Die Setup-Zeiten tsetup0 und tsetup1 sind die Zeiten, zu denen D vor dem Takt fallen bzw. steigen muss, damit die Daten mit dem kleinstmöglichen tDQ richtig erfasst werden.

Zuhause

FREI PDFs

🔍 Suche

Kategorien

Let Others Know

✖

Facebook

Twitter

Copied!