Retard de la porte AND-OR dans la cellule grise Calculatrice

↳

Électronique

Civil

Électrique

Electronique et instrumentation

Ingénieur chimiste

La science des matériaux

L'ingénierie de production

Mécanique

⤿

Caractéristiques du retard CMOS

Caractéristiques de conception CMOS

Caractéristiques des circuits CMOS

Caractéristiques temporelles CMOS

Mesures de puissance CMOS

Onduleurs CMOS

Sous-système CMOS à usage spécial

Sous-système de chemin de données de tableau

✖Le délai du chemin critique est la somme des retards du décaleur, du complémenteur conditionnel (pour la soustraction), de l'additionneur et du registre.ⓘ Retard du chemin critique [T_delay]			+10% -10%
✖Le délai de propagation total fait généralement référence au temps de montée ou de descente des portes logiques. C'est le temps qu'il faut à une porte logique pour changer son état de sortie en fonction d'un changement de l'état d'entrée.ⓘ Délai de propagation total [t_pd]			+10% -10%
✖Délai de porte XOR défini comme le délai de 2 qu'ont les portes de XOR, car elles sont en réalité constituées d'une combinaison d'ET et d'OU.ⓘ Retard de la porte XOR [t_XOR]			+10% -10%
✖Les portes sur le chemin critique sont définies comme le nombre total de portes logiques requises pendant un temps de cycle dans CMOS.ⓘ Portes sur le chemin critique [N_gates]			+10% -10%

✖Le retard de la porte ET/OU dans la cellule grise est défini comme le retard du temps de calcul dans la porte ET/OU lorsque la logique la traverse.ⓘ Retard de la porte AND-OR dans la cellule grise [t_AO]

⎘ Copie

👎

Formule

✖

Retard de la porte AND-OR dans la cellule grise

Formule

`"t"_{"AO"} = ("T"_{"delay"}-"t"_{"pd"}-"t"_{"XOR"})/("N"_{"gates"}-1)`

Exemple

`"21.88889ns"=("300ns"-"71ns"-"32ns")/("10"-1)`

Calculatrice

LaTeX

Réinitialiser

👍

Télécharger Caractéristiques du retard CMOS Formules PDF PDF Image

Retard de la porte AND-OR dans la cellule grise Solution

ÉTAPE 0: Résumé du pré-calcul

Formule utilisée

Retard de la porte ET OU = (Retard du chemin critique-Délai de propagation total-Retard de la porte XOR)/(Portes sur le chemin critique-1)
t_AO = (T_delay-t_pd-t_XOR)/(N_gates-1)
Cette formule utilise 5 Variables

Variables utilisées

Retard de la porte ET OU - (Mesuré en Deuxième) - Le retard de la porte ET/OU dans la cellule grise est défini comme le retard du temps de calcul dans la porte ET/OU lorsque la logique la traverse.
Retard du chemin critique - (Mesuré en Deuxième) - Le délai du chemin critique est la somme des retards du décaleur, du complémenteur conditionnel (pour la soustraction), de l'additionneur et du registre.
Délai de propagation total - (Mesuré en Deuxième) - Le délai de propagation total fait généralement référence au temps de montée ou de descente des portes logiques. C'est le temps qu'il faut à une porte logique pour changer son état de sortie en fonction d'un changement de l'état d'entrée.
Retard de la porte XOR - (Mesuré en Deuxième) - Délai de porte XOR défini comme le délai de 2 qu'ont les portes de XOR, car elles sont en réalité constituées d'une combinaison d'ET et d'OU.
Portes sur le chemin critique - Les portes sur le chemin critique sont définies comme le nombre total de portes logiques requises pendant un temps de cycle dans CMOS.

ÉTAPE 1: Convertir les entrées en unité de base

Retard du chemin critique: 300 Nanoseconde --> 3E-07 Deuxième (Vérifiez la conversion ici)
Délai de propagation total: 71 Nanoseconde --> 7.1E-08 Deuxième (Vérifiez la conversion ici)
Retard de la porte XOR: 32 Nanoseconde --> 3.2E-08 Deuxième (Vérifiez la conversion ici)
Portes sur le chemin critique: 10 --> Aucune conversion requise

ÉTAPE 2: Évaluer la formule

Remplacement des valeurs d'entrée dans la formule

t_AO = (T_delay-t_pd-t_XOR)/(N_gates-1) --> (3E-07-7.1E-08-3.2E-08)/(10-1)

Évaluer ... ...

t_AO = 2.18888888888889E-08

ÉTAPE 3: Convertir le résultat en unité de sortie

2.18888888888889E-08 Deuxième -->21.8888888888889 Nanoseconde (Vérifiez la conversion ici)

RÉPONSE FINALE

21.8888888888889 ≈ 21.88889 Nanoseconde <-- Retard de la porte ET OU

(Calcul effectué en 00.004 secondes)

Tu es là -

Accueil » Ingénierie » Électronique » Conception et applications CMOS » Caractéristiques du retard CMOS » Retard de la porte AND-OR dans la cellule grise

Crédits

Créé par Shobhit Dimri

Institut de technologie Bipin Tripathi Kumaon (BTKIT), Dwarahat

Shobhit Dimri a créé cette calculatrice et 900+ autres calculatrices!

Vérifié par Urvi Rathod

Collège d'ingénierie du gouvernement de Vishwakarma (VGEC), Ahmedabad

Urvi Rathod a validé cette calculatrice et 1900+ autres calculatrices!

< 13 Caractéristiques du retard CMOS Calculatrices

Augmentation du retard

Aller Retarder la montée = Retard de montée intrinsèque+(Augmenter la résistance*Capacité de retard)+(Montée de la pente*Retard Précédent)

Retard de la porte AND-OR dans la cellule grise

Aller Retard de la porte ET OU = (Retard du chemin critique-Délai de propagation total-Retard de la porte XOR)/(Portes sur le chemin critique-1)

Retard des portes de propagation 1 bit

Aller Délai de propagation total = Retard du chemin critique-((Portes sur le chemin critique-1)*Retard de la porte ET OU+Retard de la porte XOR)

Délai de propagation dans le circuit

Aller Retard de propagation du circuit = (Délai de propagation élevé à faible+Délai de propagation faible à élevé)/2

Délai de propagation sans capacité parasite

Aller Capacité de retard de propagation = Retard de propagation du circuit/Délai normalisé

Délai de propagation

Aller Délai de propagation total = Délai normalisé*Capacité de retard de propagation

Retard normalisé

Aller Délai normalisé = Délai de propagation total/Capacité de retard de propagation

Ligne à retard contrôlée en tension

Aller Ligne à retard contrôlée en tension = Délai de petit écart/Gain VDL

Petit retard de déviation

Aller Délai de petit écart = Gain VDL*Ligne à retard contrôlée en tension

Gain VCDL

Aller Gain VDL = Délai de petit écart/Ligne à retard contrôlée en tension

Taux de bord

Aller Taux de bord = (Temps de montée+Temps d'automne)/2

Temps d'automne

Aller Temps d'automne = 2*Taux de bord-Temps de montée

Temps de montée

Aller Temps de montée = 2*Taux de bord-Temps d'automne

Retard de la porte AND-OR dans la cellule grise Formule

Retard de la porte ET OU = (Retard du chemin critique-Délai de propagation total-Retard de la porte XOR)/(Portes sur le chemin critique-1)
t_AO = (T_delay-t_pd-t_XOR)/(N_gates-1)

Expliquer l’ajout de PG Carry-Ripple

Le chemin critique de l'additionneur de report-ondulation passe du report entrant au report le long des portes majoritaires de la chaîne de report. Comme les signaux P et G se seront déjà stabilisés au moment où la retenue arrivera, nous pouvons les utiliser pour simplifier la fonction majoritaire en une porte ET-OU. Parce que Ci = Gi: 0, l'addition de report-ondulation peut maintenant être considérée comme le cas extrême de la logique PG de groupe dans laquelle un groupe de 1 bit est combiné avec un groupe de i bits pour former un groupe de (i 1) bits. Dans cet extrême, les signaux de propagation de groupe ne sont jamais utilisés et n'ont pas besoin d'être calculés. La figure 11.14 montre un additionneur de report-ondulation à 4 bits. Le chemin de transport critique passe maintenant par une chaîne de portes ET-OU plutôt que par une chaîne de portes majoritaires

Accueil

GRATUIT PDF

🔍 Chercher

Catégories

Let Others Know

✖

Facebook

Twitter

Copied!