Ligne à retard contrôlée en tension Solution

ÉTAPE 0: Résumé du pré-calcul
Formule utilisée
Ligne à retard contrôlée en tension = Délai de petit écart/Gain VDL
ΔVctrl = ΔTout/Kvcdl
Cette formule utilise 3 Variables
Variables utilisées
Ligne à retard contrôlée en tension - (Mesuré en Volt) - La ligne à retard contrôlée en tension est définie comme un circuit à retard contrôlé en tension comprenant des circuits à retard inverseurs de type n dans un circuit à boucle à verrouillage de phase (PLL) et une ligne à retard contrôlée en tension (VCDL).
Délai de petit écart - Délai de faible écart où un écart type faible indique que les valeurs ont tendance à être proches de la moyenne de l'ensemble, tandis qu'un écart type élevé indique que les valeurs sont réparties sur une plage plus large.
Gain VDL - Le gain VCDL est le gain de sortie de l'entrée à la sortie.
ÉTAPE 1: Convertir les entrées en unité de base
Délai de petit écart: 8 --> Aucune conversion requise
Gain VDL: 4 --> Aucune conversion requise
ÉTAPE 2: Évaluer la formule
Remplacement des valeurs d'entrée dans la formule
ΔVctrl = ΔTout/Kvcdl --> 8/4
Évaluer ... ...
ΔVctrl = 2
ÉTAPE 3: Convertir le résultat en unité de sortie
2 Volt --> Aucune conversion requise
RÉPONSE FINALE
2 Volt <-- Ligne à retard contrôlée en tension
(Calcul effectué en 00.004 secondes)

Crédits

Créé par Shobhit Dimri
Institut de technologie Bipin Tripathi Kumaon (BTKIT), Dwarahat
Shobhit Dimri a créé cette calculatrice et 900+ autres calculatrices!
Vérifié par Urvi Rathod
Collège d'ingénierie du gouvernement de Vishwakarma (VGEC), Ahmedabad
Urvi Rathod a validé cette calculatrice et 1900+ autres calculatrices!

13 Caractéristiques du retard CMOS Calculatrices

Augmentation du retard
Aller Retarder la montée = Retard de montée intrinsèque+(Augmenter la résistance*Capacité de retard)+(Montée de la pente*Retard Précédent)
Retard de la porte AND-OR dans la cellule grise
Aller Retard de la porte ET OU = (Retard du chemin critique-Délai de propagation total-Retard de la porte XOR)/(Portes sur le chemin critique-1)
Retard des portes de propagation 1 bit
Aller Délai de propagation total = Retard du chemin critique-((Portes sur le chemin critique-1)*Retard de la porte ET OU+Retard de la porte XOR)
Délai de propagation dans le circuit
Aller Retard de propagation du circuit = (Délai de propagation élevé à faible+Délai de propagation faible à élevé)/2
Délai de propagation sans capacité parasite
Aller Capacité de retard de propagation = Retard de propagation du circuit/Délai normalisé
Délai de propagation
Aller Délai de propagation total = Délai normalisé*Capacité de retard de propagation
Retard normalisé
Aller Délai normalisé = Délai de propagation total/Capacité de retard de propagation
Ligne à retard contrôlée en tension
Aller Ligne à retard contrôlée en tension = Délai de petit écart/Gain VDL
Petit retard de déviation
Aller Délai de petit écart = Gain VDL*Ligne à retard contrôlée en tension
Gain VCDL
Aller Gain VDL = Délai de petit écart/Ligne à retard contrôlée en tension
Temps d'automne
Aller Temps d'automne = 2*Taux de bord-Temps de montée
Temps de montée
Aller Temps de montée = 2*Taux de bord-Temps d'automne
Taux de bord
Aller Taux de bord = (Temps de montée+Temps d'automne)/2

Ligne à retard contrôlée en tension Formule

Ligne à retard contrôlée en tension = Délai de petit écart/Gain VDL
ΔVctrl = ΔTout/Kvcdl

Qu'est-ce que Delay Line?

La ligne à retard variable ajuste le retard entre ses horloges d'entrée et de sortie comme indiqué par l'entrée de commande. L'entrée de commande peut être une tension, un courant, un nombre numérique, etc. Une ligne à retard commandée en tension (VCDL) est couramment utilisée.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!