कैरी-रिपल एडर क्रिटिकल पाथ डिले कैलकुलेटर

कैरी-रिपल एडर क्रिटिकल पाथ डिले को कैरी-रिपल ऐडर क्रिटिकल पाथ डिले फॉर्मूला की गणना तब की जाती है जब कोशिकाओं को उनके संचालन के समय के अनुसार ऊर्ध्वाधर अक्ष के साथ व्यवस्थित किया जाता है। इस समय को क्रिटिकल पथ विलंब में तरंग समय के रूप में जाना जाता है। Ripple Time = प्रचार देरी+(क्रिटिकल पाथ पर गेट्स-1)*और-या गेट विलंब+एक्सओआर विलंब T_ripple = t_pg+(N_gates-1)*T_ao+T_xor के रूप में परिभाषित किया गया है। कैरी-रिपल एडर क्रिटिकल पाथ डिले की गणना करने के लिए, आपको प्रचार देरी (t_pg), क्रिटिकल पाथ पर गेट्स (N_gates), और-या गेट विलंब (T_ao) & एक्सओआर विलंब (T_xor) की आवश्यकता है। हमारे टूल के द्वारा, आपको प्रसार विलंब आमतौर पर लॉजिक गेट्स में वृद्धि के समय या गिरावट के समय को संदर्भित करता है। यह वह समय है जो लॉजिक गेट को इनपुट स्थिति में बदलाव के आधार पर अपनी आउटपुट स्थिति बदलने में लगता है।, क्रिटिकल पाथ पर गेट्स को CMOS में एक चक्र समय के दौरान आवश्यक लॉजिक गेट की कुल संख्या के रूप में परिभाषित किया गया है।, ग्रे सेल में AND-OR गेट विलंब को AND/OR गेट में कंप्यूटिंग समय में देरी के रूप में परिभाषित किया गया है जब तर्क इसके माध्यम से पारित किया जाता है। & XOR विलंब XOR गेट का प्रसार विलंब है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।