अभिप्राय घड्याळ पीएलएल उपाय

चरण 0: पूर्व-गणन सारांश
फॉर्म्युला वापरले जाते
फीडबॅक घड्याळ PLL = इनपुट संदर्भ घड्याळ टप्पा-पीएलएल एरर डिटेक्टर
ΔΦc = ΔΦin-ΔΦer
हे सूत्र 3 व्हेरिएबल्स वापरते
व्हेरिएबल्स वापरलेले
फीडबॅक घड्याळ PLL - फीडबॅक क्लॉक pll हे एक pll आहे जे आउटपुट सिग्नल तयार करते ज्याचा टप्पा इनपुट सिग्नलच्या टप्प्याशी संबंधित आहे.
इनपुट संदर्भ घड्याळ टप्पा - इनपुट संदर्भ घड्याळाचा टप्पा लॉजिक ट्रान्झिशन म्हणून परिभाषित केला जातो, जो सिंक्रोनस घटकावरील घड्याळ पिनवर लागू केल्यावर डेटा कॅप्चर करतो.
पीएलएल एरर डिटेक्टर - पीएलएल एरर डिटेक्टरची गणना केली जाते जेव्हा फेज एरर डिटेक्टर अप आणि डाउन डाळींमधील फेज फरक मोजतो.
चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा
इनपुट संदर्भ घड्याळ टप्पा: 5.99 --> कोणतेही रूपांतरण आवश्यक नाही
पीएलएल एरर डिटेक्टर: 4.78 --> कोणतेही रूपांतरण आवश्यक नाही
चरण 2: फॉर्म्युलाचे मूल्यांकन करा
फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे
ΔΦc = ΔΦin-ΔΦer --> 5.99-4.78
मूल्यांकन करत आहे ... ...
ΔΦc = 1.21
चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा
1.21 --> कोणतेही रूपांतरण आवश्यक नाही
अंतिम उत्तर
1.21 <-- फीडबॅक घड्याळ PLL
(गणना 00.004 सेकंदात पूर्ण झाली)

जमा

Creator Image
ने निर्मित शोभित दिमरी
बिपिन त्रिपाठी कुमाऊँ तंत्रज्ञान तंत्रज्ञान (बीटीकेआयटी), द्वाराहाट
शोभित दिमरी यांनी हे कॅल्क्युलेटर आणि 900+ अधिक कॅल्क्युलेटर तयार केले आहेत!
Verifier Image
द्वारे सत्यापित उर्वी राठोड
विश्वकर्मा शासकीय अभियांत्रिकी महाविद्यालय (व्हीजीईसी), अहमदाबाद
उर्वी राठोड यानी हे कॅल्क्युलेटर आणि 1900+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

20 CMOS विशेष उद्देश उपप्रणाली कॅल्क्युलेटर

डाय पासून पॅकेजपर्यंत मालिका प्रतिकार
​ जा डाय पासून पॅकेजपर्यंत मालिका प्रतिकार = जंक्शन आणि सभोवतालच्या दरम्यान थर्मल प्रतिकार-पॅकेजपासून हवेपर्यंत मालिका प्रतिकार
पॅकेजपासून हवेपर्यंत मालिका प्रतिकार
​ जा पॅकेजपासून हवेपर्यंत मालिका प्रतिकार = जंक्शन आणि सभोवतालच्या दरम्यान थर्मल प्रतिकार-डाय पासून पॅकेजपर्यंत मालिका प्रतिकार
इन्व्हर्टर पॉवर
​ जा इन्व्हर्टर पॉवर = (साखळ्यांचा विलंब-(विद्युत प्रयत्न १+विद्युत प्रयत्न 2))/2
इन्व्हर्टर इलेक्ट्रिक प्रयत्न 1
​ जा विद्युत प्रयत्न १ = साखळ्यांचा विलंब-(विद्युत प्रयत्न 2+2*इन्व्हर्टर पॉवर)
इन्व्हर्टर इलेक्ट्रिक प्रयत्न 2
​ जा विद्युत प्रयत्न 2 = साखळ्यांचा विलंब-(विद्युत प्रयत्न १+2*इन्व्हर्टर पॉवर)
मालिकेतील दोन इन्व्हर्टरसाठी विलंब
​ जा साखळ्यांचा विलंब = विद्युत प्रयत्न १+विद्युत प्रयत्न 2+2*इन्व्हर्टर पॉवर
जंक्शन आणि सभोवतालच्या दरम्यान थर्मल प्रतिकार
​ जा जंक्शन आणि सभोवतालच्या दरम्यान थर्मल प्रतिकार = तापमान फरक ट्रान्झिस्टर/चिपचा वीज वापर
ट्रान्झिस्टर दरम्यान तापमान फरक
​ जा तापमान फरक ट्रान्झिस्टर = जंक्शन आणि सभोवतालच्या दरम्यान थर्मल प्रतिकार*चिपचा वीज वापर
चिपचा वीज वापर
​ जा चिपचा वीज वापर = तापमान फरक ट्रान्झिस्टर/जंक्शन आणि सभोवतालच्या दरम्यान थर्मल प्रतिकार
पीएलएलचे हस्तांतरण कार्य
​ जा हस्तांतरण कार्य पीएलएल = पीएलएल आउटपुट घड्याळ टप्पा/इनपुट संदर्भ घड्याळ टप्पा
आउटपुट क्लॉक फेज पीएलएल
​ जा पीएलएल आउटपुट घड्याळ टप्पा = हस्तांतरण कार्य पीएलएल*इनपुट संदर्भ घड्याळ टप्पा
इनपुट क्लॉक फेज पीएलएल
​ जा इनपुट संदर्भ घड्याळ टप्पा = पीएलएल आउटपुट घड्याळ टप्पा/हस्तांतरण कार्य पीएलएल
घड्याळाच्या टप्प्यात बदल
​ जा घड्याळाच्या टप्प्यात बदल = पीएलएल आउटपुट घड्याळ टप्पा/परिपूर्ण वारंवारता
पीएलएल फेज डिटेक्टर त्रुटी
​ जा पीएलएल एरर डिटेक्टर = इनपुट संदर्भ घड्याळ टप्पा-फीडबॅक घड्याळ PLL
अभिप्राय घड्याळ पीएलएल
​ जा फीडबॅक घड्याळ PLL = इनपुट संदर्भ घड्याळ टप्पा-पीएलएल एरर डिटेक्टर
घड्याळाच्या वारंवारतेत बदल
​ जा घड्याळाच्या वारंवारतेत बदल = बाहेर/परिपूर्ण वारंवारता
बाह्य लोडची क्षमता
​ जा बाह्य लोडची क्षमता = बाहेर*इनपुट कॅपेसिटन्स
स्टेज प्रयत्न
​ जा स्टेज प्रयत्न = बाहेर*तार्किक प्रयत्न
फॅनआउट ऑफ गेट
​ जा बाहेर = स्टेज प्रयत्न/तार्किक प्रयत्न
गेट विलंब
​ जा गेट विलंब = 2^(एन बिट SRAM)

अभिप्राय घड्याळ पीएलएल सुत्र

फीडबॅक घड्याळ PLL = इनपुट संदर्भ घड्याळ टप्पा-पीएलएल एरर डिटेक्टर
ΔΦc = ΔΦin-ΔΦer

पीएलएल म्हणजे काय?

फेज-लॉक लूप किंवा फेज लॉक लूप (पीएलएल) एक नियंत्रण प्रणाली आहे जी एक आउटपुट सिग्नल व्युत्पन्न करते ज्याचा चरण इनपुट सिग्नलच्या टप्प्याशी संबंधित असतो. असे बरेच प्रकार आहेत; सर्वात सोपा एक इलेक्ट्रॉनिक सर्किट आहे ज्यामध्ये व्हेरिएबल फ्रिक्वेंसी ऑसीलेटर आणि फीड डिटेक्टर असतो.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!