Multiplexer vertraging Rekenmachine

↳

Elektronica

Chemische technologie

Civiel

Elektrisch

Elektronica en instrumentatie

Materiaal kunde

Mechanisch

Productie Engineering

⤿

Array Datapath-subsysteem

CMOS-omvormers

CMOS-ontwerpkenmerken

CMOS-subsysteem voor speciale doeleinden

CMOS-tijdkenmerken

CMOS-vermogensstatistieken

Kenmerken van CMOS-circuits

Kenmerken van CMOS-vertraging

✖Carry-Skip Adder Delay Het tot nu toe beschouwde kritieke pad van CPA's omvat een poort of transistor voor elke bit van de opteller, wat traag kan zijn voor grote optellers.ⓘ Carry-Skip Adder-vertraging [T_skip]			+10% -10%
✖Voortplantingsvertraging verwijst doorgaans naar de stijgtijd of daaltijd in logische poorten. Dit is de tijd die een logische poort nodig heeft om zijn uitgangsstatus te veranderen op basis van een verandering in de ingangsstatus.ⓘ Voortplantingsvertraging [t_pg]			+10% -10%
✖N-invoer EN-poort wordt gedefinieerd als het aantal ingangen in de logische EN-poort voor de gewenste uitvoer.ⓘ N-ingang EN-poort [n]			+10% -10%
✖EN-OF-poortvertraging in de grijze cel wordt gedefinieerd als de vertraging in de rekentijd in de EN/OF-poort wanneer er logica doorheen wordt geleid.ⓘ EN-OF Poortvertraging [T_ao]			+10% -10%
✖XOR-vertraging is de voortplantingsvertraging van de XOR-poort.ⓘ XOR-vertraging [T_xor]			+10% -10%
✖K-invoer EN-poort wordt gedefinieerd als de k-de invoer in de EN-poort onder de logische poorten.ⓘ K-ingang EN-poort [K]			+10% -10%

✖Multiplexervertraging is de voortplantingsvertraging van de multiplexer. Het vertoont een minimaal aantal pmos en NMO's, minimale vertraging en minimale vermogensdissipatie.ⓘ Multiplexer vertraging [t_mux]

⎘ Kopiëren

👎

Formule

✖

Multiplexer vertraging

Formule

`"t"_{"mux"} = ("T"_{"skip"}-("t"_{"pg"}+(2*("n"-1)*"T"_{"ao"})-"T"_{"xor"}))/("K"-1)`

Voorbeeld

`"3.946667ns"=("34.3ns"-("8.01ns"+(2*("2"-1)*"2.05ns")-"1.49ns"))/("7"-1)`

Rekenmachine

LaTeX

Reset

👍

Downloaden Array Datapath-subsysteem Formules Pdf PDF Image

Multiplexer vertraging Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

Multiplexer vertraging = (Carry-Skip Adder-vertraging-(Voortplantingsvertraging+(2*(N-ingang EN-poort-1)*EN-OF Poortvertraging)-XOR-vertraging))/(K-ingang EN-poort-1)
t_mux = (T_skip-(t_pg+(2*(n-1)*T_ao)-T_xor))/(K-1)
Deze formule gebruikt 7 Variabelen

Variabelen gebruikt

Multiplexer vertraging - (Gemeten in Seconde) - Multiplexervertraging is de voortplantingsvertraging van de multiplexer. Het vertoont een minimaal aantal pmos en NMO's, minimale vertraging en minimale vermogensdissipatie.
Carry-Skip Adder-vertraging - (Gemeten in Seconde) - Carry-Skip Adder Delay Het tot nu toe beschouwde kritieke pad van CPA's omvat een poort of transistor voor elke bit van de opteller, wat traag kan zijn voor grote optellers.
Voortplantingsvertraging - (Gemeten in Seconde) - Voortplantingsvertraging verwijst doorgaans naar de stijgtijd of daaltijd in logische poorten. Dit is de tijd die een logische poort nodig heeft om zijn uitgangsstatus te veranderen op basis van een verandering in de ingangsstatus.
N-ingang EN-poort - N-invoer EN-poort wordt gedefinieerd als het aantal ingangen in de logische EN-poort voor de gewenste uitvoer.
EN-OF Poortvertraging - (Gemeten in Seconde) - EN-OF-poortvertraging in de grijze cel wordt gedefinieerd als de vertraging in de rekentijd in de EN/OF-poort wanneer er logica doorheen wordt geleid.
XOR-vertraging - (Gemeten in Seconde) - XOR-vertraging is de voortplantingsvertraging van de XOR-poort.
K-ingang EN-poort - K-invoer EN-poort wordt gedefinieerd als de k-de invoer in de EN-poort onder de logische poorten.

STAP 1: converteer ingang (en) naar basiseenheid

Carry-Skip Adder-vertraging: 34.3 nanoseconde --> 3.43E-08 Seconde (Bekijk de conversie hier)
Voortplantingsvertraging: 8.01 nanoseconde --> 8.01E-09 Seconde (Bekijk de conversie hier)
N-ingang EN-poort: 2 --> Geen conversie vereist
EN-OF Poortvertraging: 2.05 nanoseconde --> 2.05E-09 Seconde (Bekijk de conversie hier)
XOR-vertraging: 1.49 nanoseconde --> 1.49E-09 Seconde (Bekijk de conversie hier)
K-ingang EN-poort: 7 --> Geen conversie vereist

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

t_mux = (T_skip-(t_pg+(2*(n-1)*T_ao)-T_xor))/(K-1) --> (3.43E-08-(8.01E-09+(2*(2-1)*2.05E-09)-1.49E-09))/(7-1)

Evalueren ... ...

t_mux = 3.94666666666667E-09

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

3.94666666666667E-09 Seconde -->3.94666666666667 nanoseconde (Bekijk de conversie hier)

DEFINITIEVE ANTWOORD

3.94666666666667 ≈ 3.946667 nanoseconde <-- Multiplexer vertraging

(Berekening voltooid in 00.011 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » CMOS-ontwerp en toepassingen » Array Datapath-subsysteem » Multiplexer vertraging

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod heeft deze rekenmachine geverifieerd en nog 1900+ rekenmachines!

< 19 Array Datapath-subsysteem Rekenmachines

Carry-Looker Adder-vertraging

Gaan Carry-Looker Adder-vertraging = Voortplantingsvertraging+Groepsvoortplantingsvertraging+((N-ingang EN-poort-1)+(K-ingang EN-poort-1))*EN-OF Poortvertraging+XOR-vertraging

Multiplexer vertraging

Gaan Multiplexer vertraging = (Carry-Skip Adder-vertraging-(Voortplantingsvertraging+(2*(N-ingang EN-poort-1)*EN-OF Poortvertraging)-XOR-vertraging))/(K-ingang EN-poort-1)

Carry-Skip Adder-vertraging

Gaan Carry-Skip Adder-vertraging = Voortplantingsvertraging+2*(N-ingang EN-poort-1)*EN-OF Poortvertraging+(K-ingang EN-poort-1)*Multiplexer vertraging+XOR-vertraging

Carry-Increamentor Adder-vertraging

Gaan Carry-Incrementor-optelvertraging = Voortplantingsvertraging+Groepsvoortplantingsvertraging+(K-ingang EN-poort-1)*EN-OF Poortvertraging+XOR-vertraging

Kritieke vertraging bij Gates

Gaan Kritieke vertraging bij Gates = Voortplantingsvertraging+(N-ingang EN-poort+(K-ingang EN-poort-2))*EN-OF Poortvertraging+Multiplexer vertraging

Vertraging groepsvoortplanting

Gaan Voortplantingsvertraging = Boomaddervertraging-(log2(Absolute frequentie)*EN-OF Poortvertraging+XOR-vertraging)

Tree Adder-vertraging

Gaan Boomaddervertraging = Voortplantingsvertraging+log2(Absolute frequentie)*EN-OF Poortvertraging+XOR-vertraging

Celcapaciteit

Gaan Celcapaciteit = (Beetje capaciteit*2*Spanningsschommeling op bitline)/(Positieve spanning-(Spanningsschommeling op bitline*2))

Grondcapaciteit

Gaan Grondcapaciteit = ((Agressieve spanning*Aangrenzende capaciteit)/Slachtofferspanning)-Aangrenzende capaciteit

Bit capaciteit

Gaan Beetje capaciteit = ((Positieve spanning*Celcapaciteit)/(2*Spanningsschommeling op bitline))-Celcapaciteit

Spanningsschommeling op bitlijn

Gaan Spanningsschommeling op bitline = (Positieve spanning/2)*Celcapaciteit/(Celcapaciteit+Beetje capaciteit)

'XOR'-vertraging

Gaan XOR-vertraging = Rimpel tijd-(Voortplantingsvertraging+(Poorten op kritiek pad-1)*EN-OF Poortvertraging)

Carry-Ripple Adder Kritieke padvertraging

Gaan Rimpel tijd = Voortplantingsvertraging+(Poorten op kritiek pad-1)*EN-OF Poortvertraging+XOR-vertraging

Geheugengebied met N Bits

Gaan Gebied van geheugencel = (Gebied van één bit-geheugencel*Absolute frequentie)/Array-efficiëntie

Gebied van geheugencel

Gaan Gebied van één bit-geheugencel = (Array-efficiëntie*Gebied van geheugencel)/Absolute frequentie

Array-efficiëntie

Gaan Array-efficiëntie = (Gebied van één bit-geheugencel*Absolute frequentie)/Gebied van geheugencel

N-Bit Carry-Skip-opteller

Gaan N-bit Carry Skip-opteller = N-ingang EN-poort*K-ingang EN-poort

K-Input 'En' Poort

Gaan K-ingang EN-poort = N-bit Carry Skip-opteller/N-ingang EN-poort

N-Input 'En' Poort

Gaan N-ingang EN-poort = N-bit Carry Skip-opteller/K-ingang EN-poort

Multiplexer vertraging Formule

Wat is kostendeling? Leg het probleem van het delen van kosten uit tijdens het samplen van gegevens van een bus?

In de serieel verbonden NMOS-logica deelt de ingangscapaciteit van elke poort de lading met de belastingscapaciteit waarmee de logische niveaus drastisch niet overeenkomen met die van de gewenste eenmaal. Om dit te elimineren, moet de belastingscapaciteit zeer hoog zijn in vergelijking met de ingangscapaciteit van de poorten (ongeveer 10 keer).

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!