Multiplexer-Verzögerung Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung
Gebrauchte Formel
Multiplexer-Verzögerung = (Carry-Skip-Addiererverzögerung-(Ausbreitungsverzögerung+(2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung)-XOR-Verzögerung))/(K-Eingang UND Tor-1)
tmux = (Tskip-(tpg+(2*(n-1)*Tao)-Txor))/(K-1)
Diese formel verwendet 7 Variablen
Verwendete Variablen
Multiplexer-Verzögerung - (Gemessen in Zweite) - Multiplexer-Verzögerung ist die Ausbreitungsverzögerung des Multiplexers. Es weist eine minimale Anzahl von PMOS und NMOS, eine minimale Verzögerung und eine minimale Verlustleistung auf.
Carry-Skip-Addiererverzögerung - (Gemessen in Zweite) - Die Carry-Skip-Addiererverzögerung, der kritische Pfad der bisher betrachteten CPAs, umfasst ein Gate oder einen Transistor für jedes Bit des Addierers, was bei großen Addierern langsam sein kann.
Ausbreitungsverzögerung - (Gemessen in Zweite) - Die Ausbreitungsverzögerung bezieht sich typischerweise auf die Anstiegszeit oder Abfallzeit in Logikgattern. Dies ist die Zeit, die ein Logikgatter benötigt, um seinen Ausgangszustand basierend auf einer Änderung des Eingangszustands zu ändern.
N-Eingang UND Tor - Das UND-Gatter mit N Eingängen ist definiert als die Anzahl der Eingänge im UND-Logikgatter für den gewünschten Ausgang.
UND-ODER-Gate-Verzögerung - (Gemessen in Zweite) - Die Verzögerung des UND-ODER-Gatters in der grauen Zelle ist definiert als die Verzögerung der Rechenzeit im UND/ODER-Gatter, wenn die Logik durch dieses hindurchgeleitet wird.
XOR-Verzögerung - (Gemessen in Zweite) - Die XOR-Verzögerung ist die Ausbreitungsverzögerung des XOR-Gatters.
K-Eingang UND Tor - Das UND-Gatter mit K-Eingang ist als der k-te Eingang im UND-Gatter unter den logischen Gattern definiert.
SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit
Carry-Skip-Addiererverzögerung: 34.3 Nanosekunde --> 3.43E-08 Zweite (Überprüfen sie die konvertierung hier)
Ausbreitungsverzögerung: 8.01 Nanosekunde --> 8.01E-09 Zweite (Überprüfen sie die konvertierung hier)
N-Eingang UND Tor: 2 --> Keine Konvertierung erforderlich
UND-ODER-Gate-Verzögerung: 2.05 Nanosekunde --> 2.05E-09 Zweite (Überprüfen sie die konvertierung hier)
XOR-Verzögerung: 1.49 Nanosekunde --> 1.49E-09 Zweite (Überprüfen sie die konvertierung hier)
K-Eingang UND Tor: 7 --> Keine Konvertierung erforderlich
SCHRITT 2: Formel auswerten
Eingabewerte in Formel ersetzen
tmux = (Tskip-(tpg+(2*(n-1)*Tao)-Txor))/(K-1) --> (3.43E-08-(8.01E-09+(2*(2-1)*2.05E-09)-1.49E-09))/(7-1)
Auswerten ... ...
tmux = 3.94666666666667E-09
SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit
3.94666666666667E-09 Zweite -->3.94666666666667 Nanosekunde (Überprüfen sie die konvertierung hier)
ENDGÜLTIGE ANTWORT
3.94666666666667 3.946667 Nanosekunde <-- Multiplexer-Verzögerung
(Berechnung in 00.004 sekunden abgeschlossen)

Credits

Erstellt von Shobhit Dimri
Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat
Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!
Geprüft von Urvi Rathod
Vishwakarma Government Engineering College (VGEC), Ahmedabad
Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

19 Array-Datenpfad-Subsystem Taschenrechner

Verzögerung des Carry-Looker-Addierers
Gehen Verzögerung des Carry-Looker-Addierers = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+((N-Eingang UND Tor-1)+(K-Eingang UND Tor-1))*UND-ODER-Gate-Verzögerung+XOR-Verzögerung
Multiplexer-Verzögerung
Gehen Multiplexer-Verzögerung = (Carry-Skip-Addiererverzögerung-(Ausbreitungsverzögerung+(2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung)-XOR-Verzögerung))/(K-Eingang UND Tor-1)
Carry-Skip Adder Delay
Gehen Carry-Skip-Addiererverzögerung = Ausbreitungsverzögerung+2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+(K-Eingang UND Tor-1)*Multiplexer-Verzögerung+XOR-Verzögerung
Carry-Increamentor Adder Delay
Gehen Übertrags-Inkrementator-Addierer-Verzögerung = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+(K-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung
Kritische Verzögerung bei Gates
Gehen Kritische Verzögerung bei Gates = Ausbreitungsverzögerung+(N-Eingang UND Tor+(K-Eingang UND Tor-2))*UND-ODER-Gate-Verzögerung+Multiplexer-Verzögerung
Verzögerung der Gruppenausbreitung
Gehen Ausbreitungsverzögerung = Verzögerung des Baumaddierers-(log2(Absolute Frequenz)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung)
Verzögerung der Baumaddierer
Gehen Verzögerung des Baumaddierers = Ausbreitungsverzögerung+log2(Absolute Frequenz)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung
Zellkapazität
Gehen Zellkapazität = (Bitkapazität*2*Spannungsschwankung auf Bitline)/(Positive Spannung-(Spannungsschwankung auf Bitline*2))
'XOR'-Verzögerung
Gehen XOR-Verzögerung = Ripple-Zeit-(Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung)
Kritische Pfadverzögerung des Carry-Ripple-Addierers
Gehen Ripple-Zeit = Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung
Bitkapazität
Gehen Bitkapazität = ((Positive Spannung*Zellkapazität)/(2*Spannungsschwankung auf Bitline))-Zellkapazität
Spannungsschwankung an der Bitleitung
Gehen Spannungsschwankung auf Bitline = (Positive Spannung/2)*Zellkapazität/(Zellkapazität+Bitkapazität)
Erdkapazität
Gehen Erdkapazität = ((Angreiferspannung*Angrenzende Kapazität)/Opferspannung)-Angrenzende Kapazität
Speicherbereich mit N Bits
Gehen Bereich der Gedächtniszelle = (Bereich einer Ein-Bit-Speicherzelle*Absolute Frequenz)/Array-Effizienz
Bereich der Speicherzelle
Gehen Bereich einer Ein-Bit-Speicherzelle = (Array-Effizienz*Bereich der Gedächtniszelle)/Absolute Frequenz
Array-Effizienz
Gehen Array-Effizienz = (Bereich einer Ein-Bit-Speicherzelle*Absolute Frequenz)/Bereich der Gedächtniszelle
N-Eingang 'Und' Gatter
Gehen N-Eingang UND Tor = N-Bit-Carry-Skip-Addierer/K-Eingang UND Tor
N-Bit Carry-Skip-Addierer
Gehen N-Bit-Carry-Skip-Addierer = N-Eingang UND Tor*K-Eingang UND Tor
K-Eingang 'Und' Gatter
Gehen K-Eingang UND Tor = N-Bit-Carry-Skip-Addierer/N-Eingang UND Tor

Multiplexer-Verzögerung Formel

Multiplexer-Verzögerung = (Carry-Skip-Addiererverzögerung-(Ausbreitungsverzögerung+(2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung)-XOR-Verzögerung))/(K-Eingang UND Tor-1)
tmux = (Tskip-(tpg+(2*(n-1)*Tao)-Txor))/(K-1)

Was ist Gebührenteilung? Erklären Sie das Problem der Ladungsteilung beim Abtasten von Daten aus einem Bus?

In der in Reihe geschalteten NMOS-Logik teilt die Eingangskapazität jedes Gates die Ladung mit der Lastkapazität, wodurch die logischen Pegel drastisch von denen des gewünschten einmal abweichen. Um dies zu eliminieren, muss die Lastkapazität im Vergleich zur Eingangskapazität der Gates sehr hoch sein (etwa das 10-fache).

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!