'XOR'-vertraging Rekenmachine

↳

Elektronica

Chemische technologie

Civiel

Elektrisch

Elektronica en instrumentatie

Materiaal kunde

Mechanisch

Productie Engineering

⤿

Array Datapath-subsysteem

CMOS-omvormers

CMOS-ontwerpkenmerken

CMOS-subsysteem voor speciale doeleinden

CMOS-tijdkenmerken

CMOS-vermogensstatistieken

Kenmerken van CMOS-circuits

Kenmerken van CMOS-vertraging

✖Rimpeltijd van een carry-rimpel-optelcircuit wordt gedefinieerd als de berekende tijd van de kritische padvertraging.ⓘ Rimpel tijd [T_ripple]			+10% -10%
✖Voortplantingsvertraging verwijst doorgaans naar de stijgtijd of daaltijd in logische poorten. Dit is de tijd die een logische poort nodig heeft om zijn uitgangsstatus te veranderen op basis van een verandering in de ingangsstatus.ⓘ Voortplantingsvertraging [t_pg]			+10% -10%
✖Poorten op het kritieke pad worden gedefinieerd als het totale aantal logische poorten dat vereist is gedurende één cyclustijd in CMOS.ⓘ Poorten op kritiek pad [N_gates]			+10% -10%
✖EN-OF-poortvertraging in de grijze cel wordt gedefinieerd als de vertraging in de rekentijd in de EN/OF-poort wanneer er logica doorheen wordt geleid.ⓘ EN-OF Poortvertraging [T_ao]			+10% -10%

✖XOR-vertraging is de voortplantingsvertraging van de XOR-poort.ⓘ 'XOR'-vertraging [T_xor]

⎘ Kopiëren

👎

Formule

✖

'XOR'-vertraging

Formule

`"T"_{"xor"} = "T"_{"ripple"}-("t"_{"pg"}+("N"_{"gates"}-1)*"T"_{"ao"})`

Voorbeeld

`"1.49ns"="30ns"-("8.01ns"+("11"-1)*"2.05ns")`

Rekenmachine

LaTeX

Reset

👍

Downloaden Array Datapath-subsysteem Formules Pdf PDF Image

'XOR'-vertraging Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

XOR-vertraging = Rimpel tijd-(Voortplantingsvertraging+(Poorten op kritiek pad-1)*EN-OF Poortvertraging)
T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao)
Deze formule gebruikt 5 Variabelen

Variabelen gebruikt

XOR-vertraging - (Gemeten in Seconde) - XOR-vertraging is de voortplantingsvertraging van de XOR-poort.
Rimpel tijd - (Gemeten in Seconde) - Rimpeltijd van een carry-rimpel-optelcircuit wordt gedefinieerd als de berekende tijd van de kritische padvertraging.
Voortplantingsvertraging - (Gemeten in Seconde) - Voortplantingsvertraging verwijst doorgaans naar de stijgtijd of daaltijd in logische poorten. Dit is de tijd die een logische poort nodig heeft om zijn uitgangsstatus te veranderen op basis van een verandering in de ingangsstatus.
Poorten op kritiek pad - Poorten op het kritieke pad worden gedefinieerd als het totale aantal logische poorten dat vereist is gedurende één cyclustijd in CMOS.
EN-OF Poortvertraging - (Gemeten in Seconde) - EN-OF-poortvertraging in de grijze cel wordt gedefinieerd als de vertraging in de rekentijd in de EN/OF-poort wanneer er logica doorheen wordt geleid.

STAP 1: converteer ingang (en) naar basiseenheid

Rimpel tijd: 30 nanoseconde --> 3E-08 Seconde (Bekijk de conversie hier)
Voortplantingsvertraging: 8.01 nanoseconde --> 8.01E-09 Seconde (Bekijk de conversie hier)
Poorten op kritiek pad: 11 --> Geen conversie vereist
EN-OF Poortvertraging: 2.05 nanoseconde --> 2.05E-09 Seconde (Bekijk de conversie hier)

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao) --> 3E-08-(8.01E-09+(11-1)*2.05E-09)

Evalueren ... ...

T_xor = 1.49E-09

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

1.49E-09 Seconde -->1.49 nanoseconde (Bekijk de conversie hier)

DEFINITIEVE ANTWOORD

1.49 nanoseconde <-- XOR-vertraging

(Berekening voltooid in 00.004 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » CMOS-ontwerp en toepassingen » Array Datapath-subsysteem » 'XOR'-vertraging

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod heeft deze rekenmachine geverifieerd en nog 1900+ rekenmachines!

< 19 Array Datapath-subsysteem Rekenmachines

Carry-Looker Adder-vertraging

Gaan Carry-Looker Adder-vertraging = Voortplantingsvertraging+Groepsvoortplantingsvertraging+((N-ingang EN-poort-1)+(K-ingang EN-poort-1))*EN-OF Poortvertraging+XOR-vertraging

Multiplexer vertraging

Gaan Multiplexer vertraging = (Carry-Skip Adder-vertraging-(Voortplantingsvertraging+(2*(N-ingang EN-poort-1)*EN-OF Poortvertraging)-XOR-vertraging))/(K-ingang EN-poort-1)

Carry-Skip Adder-vertraging

Gaan Carry-Skip Adder-vertraging = Voortplantingsvertraging+2*(N-ingang EN-poort-1)*EN-OF Poortvertraging+(K-ingang EN-poort-1)*Multiplexer vertraging+XOR-vertraging

Carry-Increamentor Adder-vertraging

Gaan Carry-Incrementor-optelvertraging = Voortplantingsvertraging+Groepsvoortplantingsvertraging+(K-ingang EN-poort-1)*EN-OF Poortvertraging+XOR-vertraging

Kritieke vertraging bij Gates

Gaan Kritieke vertraging bij Gates = Voortplantingsvertraging+(N-ingang EN-poort+(K-ingang EN-poort-2))*EN-OF Poortvertraging+Multiplexer vertraging

Vertraging groepsvoortplanting

Gaan Voortplantingsvertraging = Boomaddervertraging-(log2(Absolute frequentie)*EN-OF Poortvertraging+XOR-vertraging)

Tree Adder-vertraging

Gaan Boomaddervertraging = Voortplantingsvertraging+log2(Absolute frequentie)*EN-OF Poortvertraging+XOR-vertraging

Celcapaciteit

Gaan Celcapaciteit = (Beetje capaciteit*2*Spanningsschommeling op bitline)/(Positieve spanning-(Spanningsschommeling op bitline*2))

Grondcapaciteit

Gaan Grondcapaciteit = ((Agressieve spanning*Aangrenzende capaciteit)/Slachtofferspanning)-Aangrenzende capaciteit

Bit capaciteit

Gaan Beetje capaciteit = ((Positieve spanning*Celcapaciteit)/(2*Spanningsschommeling op bitline))-Celcapaciteit

Spanningsschommeling op bitlijn

Gaan Spanningsschommeling op bitline = (Positieve spanning/2)*Celcapaciteit/(Celcapaciteit+Beetje capaciteit)

'XOR'-vertraging

Gaan XOR-vertraging = Rimpel tijd-(Voortplantingsvertraging+(Poorten op kritiek pad-1)*EN-OF Poortvertraging)

Carry-Ripple Adder Kritieke padvertraging

Gaan Rimpel tijd = Voortplantingsvertraging+(Poorten op kritiek pad-1)*EN-OF Poortvertraging+XOR-vertraging

Geheugengebied met N Bits

Gaan Gebied van geheugencel = (Gebied van één bit-geheugencel*Absolute frequentie)/Array-efficiëntie

Gebied van geheugencel

Gaan Gebied van één bit-geheugencel = (Array-efficiëntie*Gebied van geheugencel)/Absolute frequentie

Array-efficiëntie

Gaan Array-efficiëntie = (Gebied van één bit-geheugencel*Absolute frequentie)/Gebied van geheugencel

N-Bit Carry-Skip-opteller

Gaan N-bit Carry Skip-opteller = N-ingang EN-poort*K-ingang EN-poort

K-Input 'En' Poort

Gaan K-ingang EN-poort = N-bit Carry Skip-opteller/N-ingang EN-poort

N-Input 'En' Poort

Gaan N-ingang EN-poort = N-bit Carry Skip-opteller/K-ingang EN-poort

'XOR'-vertraging Formule

XOR-vertraging = Rimpel tijd-(Voortplantingsvertraging+(Poorten op kritiek pad-1)*EN-OF Poortvertraging)
T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao)

Wat is latch up?

Latch-up heeft betrekking op een faalmechanisme waarbij een parasitaire thyristor (zoals een parasitaire siliciumgestuurde gelijkrichter of SCR) per ongeluk wordt gecreëerd in een circuit, waardoor er continu een grote hoeveelheid stroom doorheen stroomt zodra het per ongeluk wordt geactiveerd of ingeschakeld . Afhankelijk van de betrokken circuits, kan de hoeveelheid stroom die door dit mechanisme wordt geproduceerd groot genoeg zijn om te resulteren in permanente vernietiging van het apparaat als gevolg van elektrische overbelasting (EOS).

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!