'XOR'-Verzögerung Taschenrechner

↳

Elektronik

Bürgerlich

Chemieingenieurwesen

Elektrisch

Elektronik und Instrumentierung

Fertigungstechnik

Materialwissenschaften

Mechanisch

⤿

Array-Datenpfad-Subsystem

CMOS-Designmerkmale

CMOS-Leistungsmetriken

CMOS-Spezialsubsystem

CMOS-Verzögerungseigenschaften

CMOS-Wechselrichter

CMOS-Zeiteigenschaften

Eigenschaften der CMOS-Schaltung

✖Die Welligkeitszeit einer Carry-Ripple-Addierschaltung ist definiert als die berechnete Zeit der kritischen Pfadverzögerung.ⓘ Ripple-Zeit [T_ripple]			+10% -10%
✖Die Ausbreitungsverzögerung bezieht sich typischerweise auf die Anstiegszeit oder Abfallzeit in Logikgattern. Dies ist die Zeit, die ein Logikgatter benötigt, um seinen Ausgangszustand basierend auf einer Änderung des Eingangszustands zu ändern.ⓘ Ausbreitungsverzögerung [t_pg]			+10% -10%
✖Gatter auf kritischem Pfad sind definiert als die Gesamtzahl der Logikgatter, die während einer Zykluszeit im CMOS benötigt werden.ⓘ Gates auf kritischem Weg [N_gates]			+10% -10%
✖Die Verzögerung des UND-ODER-Gatters in der grauen Zelle ist definiert als die Verzögerung der Rechenzeit im UND/ODER-Gatter, wenn die Logik durch dieses hindurchgeleitet wird.ⓘ UND-ODER-Gate-Verzögerung [T_ao]			+10% -10%

✖Die XOR-Verzögerung ist die Ausbreitungsverzögerung des XOR-Gatters.ⓘ 'XOR'-Verzögerung [T_xor]

⎘ Kopie

👎

Formel

✖

'XOR'-Verzögerung

Formel

`"T"_{"xor"} = "T"_{"ripple"}-("t"_{"pg"}+("N"_{"gates"}-1)*"T"_{"ao"})`

Beispiel

`"1.49ns"="30ns"-("8.01ns"+("11"-1)*"2.05ns")`

Taschenrechner

LaTeX

Rücksetzen

👍

Herunterladen Array-Datenpfad-Subsystem Formeln Pdf PDF Image

'XOR'-Verzögerung Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung

Gebrauchte Formel

XOR-Verzögerung = Ripple-Zeit-(Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung)
T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao)
Diese formel verwendet 5 Variablen

Verwendete Variablen

XOR-Verzögerung - (Gemessen in Zweite) - Die XOR-Verzögerung ist die Ausbreitungsverzögerung des XOR-Gatters.
Ripple-Zeit - (Gemessen in Zweite) - Die Welligkeitszeit einer Carry-Ripple-Addierschaltung ist definiert als die berechnete Zeit der kritischen Pfadverzögerung.
Ausbreitungsverzögerung - (Gemessen in Zweite) - Die Ausbreitungsverzögerung bezieht sich typischerweise auf die Anstiegszeit oder Abfallzeit in Logikgattern. Dies ist die Zeit, die ein Logikgatter benötigt, um seinen Ausgangszustand basierend auf einer Änderung des Eingangszustands zu ändern.
Gates auf kritischem Weg - Gatter auf kritischem Pfad sind definiert als die Gesamtzahl der Logikgatter, die während einer Zykluszeit im CMOS benötigt werden.
UND-ODER-Gate-Verzögerung - (Gemessen in Zweite) - Die Verzögerung des UND-ODER-Gatters in der grauen Zelle ist definiert als die Verzögerung der Rechenzeit im UND/ODER-Gatter, wenn die Logik durch dieses hindurchgeleitet wird.

SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit

Ripple-Zeit: 30 Nanosekunde --> 3E-08 Zweite (Überprüfen sie die konvertierung hier)
Ausbreitungsverzögerung: 8.01 Nanosekunde --> 8.01E-09 Zweite (Überprüfen sie die konvertierung hier)
Gates auf kritischem Weg: 11 --> Keine Konvertierung erforderlich
UND-ODER-Gate-Verzögerung: 2.05 Nanosekunde --> 2.05E-09 Zweite (Überprüfen sie die konvertierung hier)

SCHRITT 2: Formel auswerten

Eingabewerte in Formel ersetzen

T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao) --> 3E-08-(8.01E-09+(11-1)*2.05E-09)

Auswerten ... ...

T_xor = 1.49E-09

SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit

1.49E-09 Zweite -->1.49 Nanosekunde (Überprüfen sie die konvertierung hier)

ENDGÜLTIGE ANTWORT

1.49 Nanosekunde <-- XOR-Verzögerung

(Berechnung in 00.020 sekunden abgeschlossen)

Du bist da -

Zuhause » Maschinenbau » Elektronik » CMOS-Design und Anwendungen » Array-Datenpfad-Subsystem » 'XOR'-Verzögerung

Credits

Erstellt von Shobhit Dimri

Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat

Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!

Geprüft von Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

< 19 Array-Datenpfad-Subsystem Taschenrechner

Verzögerung des Carry-Looker-Addierers

Gehen Verzögerung des Carry-Looker-Addierers = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+((N-Eingang UND Tor-1)+(K-Eingang UND Tor-1))*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Multiplexer-Verzögerung

Gehen Multiplexer-Verzögerung = (Carry-Skip-Addiererverzögerung-(Ausbreitungsverzögerung+(2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung)-XOR-Verzögerung))/(K-Eingang UND Tor-1)

Carry-Skip Adder Delay

Gehen Carry-Skip-Addiererverzögerung = Ausbreitungsverzögerung+2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+(K-Eingang UND Tor-1)*Multiplexer-Verzögerung+XOR-Verzögerung

Carry-Increamentor Adder Delay

Gehen Übertrags-Inkrementator-Addierer-Verzögerung = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+(K-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Kritische Verzögerung bei Gates

Gehen Kritische Verzögerung bei Gates = Ausbreitungsverzögerung+(N-Eingang UND Tor+(K-Eingang UND Tor-2))*UND-ODER-Gate-Verzögerung+Multiplexer-Verzögerung

Verzögerung der Gruppenausbreitung

Gehen Ausbreitungsverzögerung = Verzögerung des Baumaddierers-(log2(Absolute Frequenz)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung)

Verzögerung der Baumaddierer

Gehen Verzögerung des Baumaddierers = Ausbreitungsverzögerung+log2(Absolute Frequenz)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Zellkapazität

Gehen Zellkapazität = (Bitkapazität*2*Spannungsschwankung auf Bitline)/(Positive Spannung-(Spannungsschwankung auf Bitline*2))

'XOR'-Verzögerung

Gehen XOR-Verzögerung = Ripple-Zeit-(Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung)

Kritische Pfadverzögerung des Carry-Ripple-Addierers

Gehen Ripple-Zeit = Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Bitkapazität

Gehen Bitkapazität = ((Positive Spannung*Zellkapazität)/(2*Spannungsschwankung auf Bitline))-Zellkapazität

Spannungsschwankung an der Bitleitung

Gehen Spannungsschwankung auf Bitline = (Positive Spannung/2)*Zellkapazität/(Zellkapazität+Bitkapazität)

Erdkapazität

Gehen Erdkapazität = ((Angreiferspannung*Angrenzende Kapazität)/Opferspannung)-Angrenzende Kapazität

Speicherbereich mit N Bits

Gehen Bereich der Gedächtniszelle = (Bereich einer Ein-Bit-Speicherzelle*Absolute Frequenz)/Array-Effizienz

Bereich der Speicherzelle

Gehen Bereich einer Ein-Bit-Speicherzelle = (Array-Effizienz*Bereich der Gedächtniszelle)/Absolute Frequenz

Array-Effizienz

Gehen Array-Effizienz = (Bereich einer Ein-Bit-Speicherzelle*Absolute Frequenz)/Bereich der Gedächtniszelle

N-Bit Carry-Skip-Addierer

Gehen N-Bit-Carry-Skip-Addierer = N-Eingang UND Tor*K-Eingang UND Tor

K-Eingang 'Und' Gatter

Gehen K-Eingang UND Tor = N-Bit-Carry-Skip-Addierer/N-Eingang UND Tor

N-Eingang 'Und' Gatter

Gehen N-Eingang UND Tor = N-Bit-Carry-Skip-Addierer/K-Eingang UND Tor

'XOR'-Verzögerung Formel

XOR-Verzögerung = Ripple-Zeit-(Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung)
T_xor = T_ripple-(t_pg+(N_gates-1)*T_ao)

Was ist Latch Up?

Latch-up bezieht sich auf einen Fehlermechanismus, bei dem ein parasitärer Thyristor (z. B. ein parasitärer siliziumgesteuerter Gleichrichter oder SCR) versehentlich innerhalb eines Schaltkreises erzeugt wird, wodurch ein hoher Strom kontinuierlich durch ihn fließt, sobald er versehentlich ausgelöst oder eingeschaltet wird . Abhängig von den beteiligten Schaltungen kann der durch diesen Mechanismus erzeugte Stromfluss groß genug sein, um zu einer dauerhaften Zerstörung des Geräts aufgrund elektrischer Überlastung (EOS) zu führen.

Zuhause

FREI PDFs

🔍 Suche

Kategorien

Let Others Know

✖

Facebook

Twitter

Copied!