Średnie opóźnienie propagacji CMOS Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń
Formułę używana
Średnie opóźnienie propagacji = (Czas przejścia z wysokiego na niski poziom wyjściowy+Czas przejścia z niskiego na wysoki poziom wyjściowy)/2
ζP = (ζPHL+ζPLH)/2
Ta formuła używa 3 Zmienne
Używane zmienne
Średnie opóźnienie propagacji - (Mierzone w Drugi) - Średnie opóźnienie propagacji to czas potrzebny sygnałowi na podróż od wejścia do wyjścia obwodu cyfrowego, uśredniony dla wielu przejść lub operacji.
Czas przejścia z wysokiego na niski poziom wyjściowy - (Mierzone w Drugi) - Czas przejścia sygnału wyjściowego z wysokiego na niski oznacza czas potrzebny sygnałowi na zacisku wyjściowym urządzenia lub obwodu do przejścia z poziomu wysokiego napięcia na poziom niskiego napięcia.
Czas przejścia z niskiego na wysoki poziom wyjściowy - (Mierzone w Drugi) - Czas przejścia sygnału wyjściowego z niskiego do wysokiego oznacza czas potrzebny sygnałowi na zacisku wyjściowym urządzenia lub obwodu do przejścia z poziomu niskiego napięcia do wysokiego poziomu napięcia.
KROK 1: Zamień wejście (a) na jednostkę bazową
Czas przejścia z wysokiego na niski poziom wyjściowy: 0.00229 Nanosekunda --> 2.29E-12 Drugi (Sprawdź konwersję ​tutaj)
Czas przejścia z niskiego na wysoki poziom wyjściowy: 0.006182 Nanosekunda --> 6.182E-12 Drugi (Sprawdź konwersję ​tutaj)
KROK 2: Oceń formułę
Zastępowanie wartości wejściowych we wzorze
ζP = (ζPHLPLH)/2 --> (2.29E-12+6.182E-12)/2
Ocenianie ... ...
ζP = 4.236E-12
KROK 3: Konwertuj wynik na jednostkę wyjścia
4.236E-12 Drugi -->0.004236 Nanosekunda (Sprawdź konwersję ​tutaj)
OSTATNIA ODPOWIEDŹ
0.004236 Nanosekunda <-- Średnie opóźnienie propagacji
(Obliczenie zakończone za 00.004 sekund)

Kredyty

Creator Image
Stworzone przez Priyanka Patel
Lalbhai Dalpatbhai College of Engineering (LDCE), Ahmadabad
Priyanka Patel utworzył ten kalkulator i 25+ więcej kalkulatorów!
Verifier Image
Zweryfikowane przez Parminder Singh
Uniwersytet Chandigarh (CU), Pendżab
Parminder Singh zweryfikował ten kalkulator i 500+ więcej kalkulatorów!

Falowniki CMOS Kalkulatory

Maksymalne napięcie wejściowe CMOS
​ Iść Maksymalne napięcie wejściowe CMOS = (2*Napięcie wyjściowe dla maksymalnego wejścia+(Napięcie progowe PMOS bez odchylenia ciała)-Napięcie zasilania+Współczynnik transkonduktancji*Napięcie progowe NMOS bez odchylenia ciała)/(1+Współczynnik transkonduktancji)
Napięcie progowe CMOS
​ Iść Próg napięcia = (Napięcie progowe NMOS bez odchylenia ciała+sqrt(1/Współczynnik transkonduktancji)*(Napięcie zasilania+(Napięcie progowe PMOS bez odchylenia ciała)))/(1+sqrt(1/Współczynnik transkonduktancji))
Maksymalne napięcie wejściowe dla symetrycznej pamięci CMOS
​ Iść Maksymalne napięcie wejściowe symetryczne CMOS = (3*Napięcie zasilania+2*Napięcie progowe NMOS bez odchylenia ciała)/8
Margines szumu dla sygnału CMOS o wysokim sygnale
​ Iść Margines szumu dla wysokiego sygnału = Maksymalne napięcie wyjściowe-Minimalne napięcie wejściowe

Średnie opóźnienie propagacji CMOS Formułę

Średnie opóźnienie propagacji = (Czas przejścia z wysokiego na niski poziom wyjściowy+Czas przejścia z niskiego na wysoki poziom wyjściowy)/2
ζP = (ζPHL+ζPLH)/2
Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!