Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową Kalkulator

Czas przejścia z niskiego na wysoki poziom wyjściowy = (Pojemność obciążenia/(Transkonduktancja PMOS*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))))*(((2*abs(Napięcie progowe PMOS z odchyleniem ciała))/(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała)))+ln((4*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))/Napięcie zasilania)-1))
ζ_PLH = (C_load/(K_p*(V_DD-abs(V_T,p))))*(((2*abs(V_T,p))/(V_DD-abs(V_T,p)))+ln((4*(V_DD-abs(V_T,p))/V_DD)-1))
Ta formuła używa 2 Funkcje, 5 Zmienne
ln - Logarytm naturalny, znany również jako logarytm o podstawie e, jest funkcją odwrotną do naturalnej funkcji wykładniczej., ln(Number)
abs - Wartość bezwzględna liczby to jej odległość od zera na osi liczbowej. Jest to zawsze wartość dodatnia, ponieważ reprezentuje wielkość liczby bez uwzględnienia jej kierunku., abs(Number)Czas przejścia z niskiego na wysoki poziom wyjściowy - (Mierzone w Drugi) - Czas przejścia stanu wyjściowego z niskiego na wysoki jest zdefiniowany jako czas wymagany do wzrostu napięcia wyjściowego z poziomu VOL do poziomu V50%.
Pojemność obciążenia - (Mierzone w Farad) - Pojemność obciążenia falownika CMOS definiuje się jako połączone pojemności w równoważną zbiorczą pojemność liniową.
Transkonduktancja PMOS - (Mierzone w Amper na wolt kwadratowy) - Transprzewodnictwo PMOS w CMOS definiuje się jako iloczyn ruchliwości elektronów, stosunku szerokości do długości PMOS i pojemności tlenkowej.
Napięcie zasilania - (Mierzone w Wolt) - Napięcie zasilania CMOS definiuje się jako napięcie zasilania podawane na zacisk źródłowy PMOS.
Napięcie progowe PMOS z odchyleniem ciała - (Mierzone w Wolt) - Napięcie progowe PMOS z polaryzacją ciała definiuje się jako wartość minimalnego wymaganego napięcia bramki dla PMOS, gdy podłoże nie ma potencjału masy.

(Obliczenie zakończone za 00.020 sekund)