Faza detektora fazy XOR Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń
Formułę używana
Faza detektora fazy XOR = Napięcie detektora fazy XOR/Detektor fazy XOR Średnie napięcie
Φerr = Vpd/Kpd
Ta formuła używa 3 Zmienne
Używane zmienne
Faza detektora fazy XOR - (Mierzone w Radian) - Detektor fazy XOR Faza, w której detektor fazy jest mikserem częstotliwości, analogowym mnożnikiem, który generuje sygnał napięciowy reprezentujący różnicę fazy pomiędzy dwoma wejściami sygnału.
Napięcie detektora fazy XOR - (Mierzone w Wolt) - Napięcie detektora fazy XOR to napięcie wyjściowe komparatora fazy.
Detektor fazy XOR Średnie napięcie - (Mierzone w Wolt) - Średnie napięcie detektora fazy XOR to uśrednienie wszystkich wartości chwilowych wzdłuż osi czasu, przy czym czas stanowi jeden pełny okres (T).
KROK 1: Zamień wejście (a) na jednostkę bazową
Napięcie detektora fazy XOR: 0.5 Wolt --> 0.5 Wolt Nie jest wymagana konwersja
Detektor fazy XOR Średnie napięcie: 3.08 Wolt --> 3.08 Wolt Nie jest wymagana konwersja
KROK 2: Oceń formułę
Zastępowanie wartości wejściowych we wzorze
Φerr = Vpd/Kpd --> 0.5/3.08
Ocenianie ... ...
Φerr = 0.162337662337662
KROK 3: Konwertuj wynik na jednostkę wyjścia
0.162337662337662 Radian -->9.30126290796966 Stopień (Sprawdź konwersję ​tutaj)
OSTATNIA ODPOWIEDŹ
9.30126290796966 9.301263 Stopień <-- Faza detektora fazy XOR
(Obliczenie zakończone za 00.004 sekund)

Kredyty

Creator Image
Stworzone przez Shobhit Dimri LinkedIn Logo
Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat
Shobhit Dimri utworzył ten kalkulator i 900+ więcej kalkulatorów!
Verifier Image
Zweryfikowane przez Urvi Rathod LinkedIn Logo
Vishwakarma Government Engineering College (VGEC), Ahmedabad
Urvi Rathod zweryfikował ten kalkulator i 1900+ więcej kalkulatorów!

Charakterystyka czasu CMOS Kalkulatory

Czas przysłony dla opadającego sygnału wejściowego
​ LaTeX ​ Iść Czas przysłony dla opadającego sygnału wejściowego = Czas konfiguracji przy niskiej logice+Czas utrzymywania przy wysokiej logice
Czas konfiguracji przy niskiej logice
​ LaTeX ​ Iść Czas konfiguracji przy niskiej logice = Czas przysłony dla opadającego sygnału wejściowego-Czas utrzymywania przy wysokiej logice
Czas przysłony dla rosnącego sygnału wejściowego
​ LaTeX ​ Iść Czas przysłony dla rosnącego sygnału wejściowego = Czas konfiguracji przy wysokiej logice+Czas utrzymywania przy niskiej logice
Czas konfiguracji w stanie High Logic
​ LaTeX ​ Iść Czas konfiguracji przy wysokiej logice = Czas przysłony dla rosnącego sygnału wejściowego-Czas utrzymywania przy niskiej logice

Faza detektora fazy XOR Formułę

​LaTeX ​Iść
Faza detektora fazy XOR = Napięcie detektora fazy XOR/Detektor fazy XOR Średnie napięcie
Φerr = Vpd/Kpd

Co to jest XOR Gate?

Bramka XOR (czasami EOR lub EXOR i wymawiana jako Exclusive OR) jest cyfrową bramką logiczną, która daje prawdziwe (1 lub WYSOKIE) wyjście, gdy liczba prawdziwych wejść jest nieparzysta. Brama XOR implementuje wyłączne lub; to znaczy, prawdziwe dane wyjściowe wynikają, jeśli jedno i tylko jedno z danych wejściowych do bramki jest prawdziwe.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!