Логика удержания времени на высоком уровне Калькулятор

✖Время апертуры для спадающего входа определяется как время во время ввода, когда логика падает до 0 или низкого уровня на выходе.ⓘ Время диафрагмы для падающего входного сигнала [t_af]			+10% -10%
✖Время установки при низком уровне логики определяется как время настройки, когда логика на входе падает до низкого уровня или 0.ⓘ Время настройки при низкой логике [T_setup0]			+10% -10%

✖Время удержания при высоком логическом уровне определяется как время удержания во время ввода, когда логический уровень переходит в 1 или в высокий выходной уровень.ⓘ Логика удержания времени на высоком уровне [T_hold1]

⎘ копия

👎

Формула

✖

Логика удержания времени на высоком уровне

Формула

`"T"_{"hold1"} = "t"_{"af"}-"T"_{"setup0"} `

Пример

`"7.9ns"="11.65ns"-"3.75ns" `

Калькулятор

LaTeX

сбросить

👍

Скачать Временные характеристики КМОП Формулы PDF

Логика удержания времени на высоком уровне Решение

ШАГ 0: Сводка предварительного расчета

Используемая формула

Удержание времени при высокой логике = Время диафрагмы для падающего входного сигнала-Время настройки при низкой логике
T_hold1 = t_af-T_setup0
В этой формуле используются 3 Переменные

Используемые переменные

Удержание времени при высокой логике - (Измеряется в Второй) - Время удержания при высоком логическом уровне определяется как время удержания во время ввода, когда логический уровень переходит в 1 или в высокий выходной уровень.
Время диафрагмы для падающего входного сигнала - (Измеряется в Второй) - Время апертуры для спадающего входа определяется как время во время ввода, когда логика падает до 0 или низкого уровня на выходе.
Время настройки при низкой логике - (Измеряется в Второй) - Время установки при низком уровне логики определяется как время настройки, когда логика на входе падает до низкого уровня или 0.

ШАГ 1. Преобразование входов в базовый блок

Время диафрагмы для падающего входного сигнала: 11.65 Наносекунда --> 1.165E-08 Второй (Проверьте преобразование здесь)
Время настройки при низкой логике: 3.75 Наносекунда --> 3.75E-09 Второй (Проверьте преобразование здесь)

ШАГ 2: Оцените формулу

Подстановка входных значений в формулу

T_hold1 = t_af-T_setup0 --> 1.165E-08-3.75E-09

Оценка ... ...

T_hold1 = 7.9E-09

ШАГ 3: Преобразуйте результат в единицу вывода

7.9E-09 Второй -->7.9 Наносекунда (Проверьте преобразование здесь)

ОКОНЧАТЕЛЬНЫЙ ОТВЕТ

7.9 Наносекунда <-- Удержание времени при высокой логике

(Расчет завершен через 00.004 секунд)

Вы здесь -

Дом » Инженерное дело » Электроника » Проектирование и применение КМОП » Временные характеристики КМОП » Логика удержания времени на высоком уровне

Кредиты

Сделано Шобхит Димри

Технологический институт Бипина Трипати Кумаон (BTKIT), Дварахат

Шобхит Димри создал этот калькулятор и еще 900+!

Проверено Урви Ратод

Государственный инженерный колледж Вишвакармы (VGEC), Ахмадабад

Урви Ратод проверил этот калькулятор и еще 1900+!

< 17 Временные характеристики КМОП Калькуляторы

XOR Напряжение И-НЕ-ворот

Идти XOR Напряжение Nand Gate = (Емкость 2*Базовое напряжение коллектора)/(Емкость 1+Емкость 2)

Логика удержания времени при низком уровне

Идти Время удержания при низкой логике = Время апертуры для возрастающего входного сигнала-Время настройки при высокой логике

Время настройки в High Logic

Идти Время настройки при высокой логике = Время апертуры для возрастающего входного сигнала-Время удержания при низкой логике

Логика удержания времени на высоком уровне

Идти Удержание времени при высокой логике = Время диафрагмы для падающего входного сигнала-Время настройки при низкой логике

Время настройки при низкой логике

Идти Время настройки при низкой логике = Время диафрагмы для падающего входного сигнала-Удержание времени при высокой логике

Время апертуры для возрастающего входного сигнала

Идти Время апертуры для возрастающего входного сигнала = Время настройки при высокой логике+Время удержания при низкой логике

Время диафрагмы для падающего входного сигнала

Идти Время диафрагмы для падающего входного сигнала = Время настройки при низкой логике+Удержание времени при высокой логике

Фазовый детектор XOR

Идти Фазовый детектор XOR = Напряжение фазового детектора XOR/Среднее напряжение фазового детектора XOR

Напряжение фазового детектора XOR

Идти Напряжение фазового детектора XOR = Фазовый детектор XOR*Среднее напряжение фазового детектора XOR

Фаза XOR Фаза детектора относительно тока детектора

Идти Фазовый детектор XOR = Ток фазового детектора XOR/Среднее напряжение фазового детектора XOR

Среднее напряжение фазового детектора

Идти Среднее напряжение фазового детектора XOR = Ток фазового детектора XOR/Фазовый детектор XOR

Ток фазового детектора XOR

Идти Ток фазового детектора XOR = Фазовый детектор XOR*Среднее напряжение фазового детектора XOR

Напряжение смещения слабого сигнала

Идти Напряжение смещения малого сигнала = Начальное напряжение узла-Метастабильное напряжение

Начальное напряжение узла А

Идти Начальное напряжение узла = Метастабильное напряжение+Напряжение смещения малого сигнала

Метастабильное напряжение

Идти Метастабильное напряжение = Начальное напряжение узла-Напряжение смещения малого сигнала

Вероятность отказа синхронизатора

Идти Вероятность отказа синхронизатора = 1/Приемлемое среднее время безотказной работы

Допустимая наработка на отказ

Идти Приемлемое среднее время безотказной работы = 1/Вероятность отказа синхронизатора

Логика удержания времени на высоком уровне формула

Удержание времени при высокой логике = Время диафрагмы для падающего входного сигнала-Время настройки при низкой логике
T_hold1 = t_af-T_setup0

Что такое время установки tsetup0 и tsetup1?

В общем, задержки будут различаться для входов 0 и 1. Время установки tsetup0 и tsetup1 — это время, в течение которого D должно уменьшаться или увеличиваться, соответственно, перед тактовым сигналом, чтобы данные были должным образом захвачены с наименьшим возможным tDQ.

Дом

БЕСПЛАТНО PDF-файлы

🔍 Поиск

Категории

доля

Let Others Know

✖

Facebook

Twitter

Copied!