Calculadora Capacitancia de bits

↳

Electrónica

Ciencia de los Materiales

Civil

Eléctrico

Electrónica e instrumentación

Ingeniería de Producción

Ingeniería Química

Mecánico

⤿

Subsistema de ruta de datos de matriz

Características de diseño CMOS

Características de retardo CMOS

Características de tiempo CMOS

Características del circuito CMOS

Inversores CMOS

Métricas de potencia CMOS

Subsistema de propósito especial CMOS

✖El voltaje positivo se define como el voltaje calculado cuando el circuito está conectado a la fuente de alimentación. Generalmente se llama Vdd o fuente de alimentación del circuito.ⓘ voltaje positivo [V_dd]			+10% -10%
✖La capacitancia celular es la capacitancia de una celda individual.ⓘ Capacitancia celular [C_cell]			+10% -10%
✖El cambio de voltaje en Bitline se define como una arquitectura SRAM de línea de bits local de oscilación completa, que se basa en la tecnología FinFET de 22 nm para operación de bajo voltaje.ⓘ Oscilación de voltaje en Bitline [ΔV]			+10% -10%

✖La capacitancia de bits es la capacitancia de un bit en cmos vlsi.ⓘ Capacitancia de bits [C_bit]

⎘ Copiar

👎

Fórmula

✖

Capacitancia de bits

Fórmula

`"C"_{"bit"} = (("V"_{"dd"}*"C"_{"cell"})/(2*"ΔV"))-"C"_{"cell"} `

Ejemplo

`"12.38714pF"=(("2.58V"*"5.98pF")/(2*"0.42V"))-"5.98pF" `

Calculadora

LaTeX

Reiniciar

👍

Descargar Subsistema de ruta de datos de matriz Fórmulas PDF

Capacitancia de bits Solución

PASO 0: Resumen del cálculo previo

Fórmula utilizada

Capacitancia de bits = ((voltaje positivo*Capacitancia celular)/(2*Oscilación de voltaje en Bitline))-Capacitancia celular
C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell
Esta fórmula usa 4 Variables

Variables utilizadas

Capacitancia de bits - (Medido en Faradio) - La capacitancia de bits es la capacitancia de un bit en cmos vlsi.
voltaje positivo - (Medido en Voltio) - El voltaje positivo se define como el voltaje calculado cuando el circuito está conectado a la fuente de alimentación. Generalmente se llama Vdd o fuente de alimentación del circuito.
Capacitancia celular - (Medido en Faradio) - La capacitancia celular es la capacitancia de una celda individual.
Oscilación de voltaje en Bitline - (Medido en Voltio) - El cambio de voltaje en Bitline se define como una arquitectura SRAM de línea de bits local de oscilación completa, que se basa en la tecnología FinFET de 22 nm para operación de bajo voltaje.

PASO 1: Convierta la (s) entrada (s) a la unidad base

voltaje positivo: 2.58 Voltio --> 2.58 Voltio No se requiere conversión
Capacitancia celular: 5.98 Picofaradio --> 5.98E-12 Faradio (Verifique la conversión aquí)
Oscilación de voltaje en Bitline: 0.42 Voltio --> 0.42 Voltio No se requiere conversión

PASO 2: Evaluar la fórmula

Sustituir valores de entrada en una fórmula

C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell --> ((2.58*5.98E-12)/(2*0.42))-5.98E-12

Evaluar ... ...

C_bit = 1.23871428571429E-11

PASO 3: Convierta el resultado a la unidad de salida

1.23871428571429E-11 Faradio -->12.3871428571429 Picofaradio (Verifique la conversión aquí)

RESPUESTA FINAL

12.3871428571429 ≈ 12.38714 Picofaradio <-- Capacitancia de bits

(Cálculo completado en 00.004 segundos)

Aquí estás -

Inicio » Ingenieria » Electrónica » Diseño y aplicaciones CMOS » Subsistema de ruta de datos de matriz » Capacitancia de bits

Créditos

Creado por Shobhit Dimri

Instituto de Tecnología Bipin Tripathi Kumaon (BTKIT), Dwarahat

¡Shobhit Dimri ha creado esta calculadora y 900+ más calculadoras!

Verificada por Urvi Rathod

Facultad de Ingeniería del Gobierno de Vishwakarma (VGEC), Ahmedabad

¡Urvi Rathod ha verificado esta calculadora y 1900+ más calculadoras!

< 19 Subsistema de ruta de datos de matriz Calculadoras

Retraso del multiplexor

Vamos Retardo del multiplexor = (Retraso del sumador de acarreo y salto-(Retardo de propagación+(2*(N-entrada y puerta-1)*Retardo de puerta Y-O)-Retraso XOR))/(Entrada K y puerta-1)

Retraso del sumador de carry-looker

Vamos Retraso del sumador de carry-looker = Retardo de propagación+Retraso de propagación del grupo+((N-entrada y puerta-1)+(Entrada K y puerta-1))*Retardo de puerta Y-O+Retraso XOR

Retraso de sumador de acarreo y salto

Vamos Retraso del sumador de acarreo y salto = Retardo de propagación+2*(N-entrada y puerta-1)*Retardo de puerta Y-O+(Entrada K y puerta-1)*Retardo del multiplexor+Retraso XOR

Retraso de sumador de incremento de acarreo

Vamos Retraso del sumador incrementador de acarreo = Retardo de propagación+Retraso de propagación del grupo+(Entrada K y puerta-1)*Retardo de puerta Y-O+Retraso XOR

Retraso crítico en las puertas

Vamos Retraso crítico en las puertas = Retardo de propagación+(N-entrada y puerta+(Entrada K y puerta-2))*Retardo de puerta Y-O+Retardo del multiplexor

Retardo de propagación de grupo

Vamos Retardo de propagación = Retraso del sumador de árboles-(log2(Frecuencia absoluta)*Retardo de puerta Y-O+Retraso XOR)

Retraso del sumador de árboles

Vamos Retraso del sumador de árboles = Retardo de propagación+log2(Frecuencia absoluta)*Retardo de puerta Y-O+Retraso XOR

Capacitancia de la celda

Vamos Capacitancia celular = (Capacitancia de bits*2*Oscilación de voltaje en Bitline)/(voltaje positivo-(Oscilación de voltaje en Bitline*2))

Capacitancia de bits

Vamos Capacitancia de bits = ((voltaje positivo*Capacitancia celular)/(2*Oscilación de voltaje en Bitline))-Capacitancia celular

Oscilación de voltaje en la línea de bits

Vamos Oscilación de voltaje en Bitline = (voltaje positivo/2)*Capacitancia celular/(Capacitancia celular+Capacitancia de bits)

Retraso 'XOR'

Vamos Retraso XOR = Tiempo de ondulación-(Retardo de propagación+(Puertas en el camino crítico-1)*Retardo de puerta Y-O)

Retardo de la ruta crítica del sumador de acarreo y ondulación

Vamos Tiempo de ondulación = Retardo de propagación+(Puertas en el camino crítico-1)*Retardo de puerta Y-O+Retraso XOR

Capacitancia de tierra

Vamos Capacitancia de tierra = ((Voltaje agresor*Capacitancia adyacente)/Voltaje de la víctima)-Capacitancia adyacente

Área de memoria que contiene N bits

Vamos Área de la celda de memoria = (Área de la celda de memoria de un bit*Frecuencia absoluta)/Eficiencia de la matriz

Área de celda de memoria

Vamos Área de la celda de memoria de un bit = (Eficiencia de la matriz*Área de la celda de memoria)/Frecuencia absoluta

Eficiencia de matriz

Vamos Eficiencia de la matriz = (Área de la celda de memoria de un bit*Frecuencia absoluta)/Área de la celda de memoria

Puerta 'Y' de entrada N

Vamos N-entrada y puerta = Sumador de salto de acarreo de N bits/Entrada K y puerta

Sumador de acarreo y salto de N bits

Vamos Sumador de salto de acarreo de N bits = N-entrada y puerta*Entrada K y puerta

Puerta 'Y' de entrada K

Vamos Entrada K y puerta = Sumador de salto de acarreo de N bits/N-entrada y puerta

Capacitancia de bits Fórmula

Capacitancia de bits = ((voltaje positivo*Capacitancia celular)/(2*Oscilación de voltaje en Bitline))-Capacitancia celular
C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell

¿Cómo varían varias capacitancias en RAM o DRAM dinámica?

La celda del condensador DRAM debe ser lo más pequeña físicamente posible para lograr una buena densidad. Sin embargo, la línea de bits está en contacto con muchas celdas DRAM y tiene un bit C de capacitancia relativamente grande. Por lo tanto, la capacitancia de la celda suele ser mucho menor que la capacitancia de la línea de bits. Una capacitancia de celda grande es importante para proporcionar una variación de voltaje razonable. También es necesario conservar el contenido de la celda durante un tiempo aceptablemente largo y minimizar los errores leves.

Inicio

GRATIS PDF

🔍 Búsqueda

Categorías

Let Others Know

✖

Facebook

Twitter

Copied!