Capacité de bit Calculatrice

↳

Électronique

Civil

Électrique

Electronique et instrumentation

Ingénieur chimiste

La science des matériaux

L'ingénierie de production

Mécanique

⤿

Sous-système de chemin de données de tableau

Caractéristiques de conception CMOS

Caractéristiques des circuits CMOS

Caractéristiques du retard CMOS

Caractéristiques temporelles CMOS

Mesures de puissance CMOS

Onduleurs CMOS

Sous-système CMOS à usage spécial

✖La tension positive est définie comme la tension calculée lorsque le circuit est connecté à l'alimentation. Elle est généralement appelée Vdd ou alimentation du circuit.ⓘ Tension positive [V_dd]			+10% -10%
✖La capacité cellulaire est la capacité d’une cellule individuelle.ⓘ Capacité cellulaire [C_cell]			+10% -10%
✖L'oscillation de tension sur Bitline est définie comme une architecture SRAM bitline locale à oscillation complète, basée sur la technologie FinFET 22 nm pour un fonctionnement basse tension.ⓘ Variation de tension sur Bitline [ΔV]			+10% -10%

✖La capacité du bit est la capacité d'un bit en cmos vlsi.ⓘ Capacité de bit [C_bit]

⎘ Copie

👎

Formule

✖

Capacité de bit

Formule

`"C"_{"bit"} = (("V"_{"dd"}*"C"_{"cell"})/(2*"ΔV"))-"C"_{"cell"}`

Exemple

`"12.38714pF"=(("2.58V"*"5.98pF")/(2*"0.42V"))-"5.98pF"`

Calculatrice

LaTeX

Réinitialiser

👍

Télécharger Sous-système de chemin de données de tableau Formules PDF PDF Image

Capacité de bit Solution

ÉTAPE 0: Résumé du pré-calcul

Formule utilisée

Capacité des bits = ((Tension positive*Capacité cellulaire)/(2*Variation de tension sur Bitline))-Capacité cellulaire
C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell
Cette formule utilise 4 Variables

Variables utilisées

Capacité des bits - (Mesuré en Farad) - La capacité du bit est la capacité d'un bit en cmos vlsi.
Tension positive - (Mesuré en Volt) - La tension positive est définie comme la tension calculée lorsque le circuit est connecté à l'alimentation. Elle est généralement appelée Vdd ou alimentation du circuit.
Capacité cellulaire - (Mesuré en Farad) - La capacité cellulaire est la capacité d’une cellule individuelle.
Variation de tension sur Bitline - (Mesuré en Volt) - L'oscillation de tension sur Bitline est définie comme une architecture SRAM bitline locale à oscillation complète, basée sur la technologie FinFET 22 nm pour un fonctionnement basse tension.

ÉTAPE 1: Convertir les entrées en unité de base

Tension positive: 2.58 Volt --> 2.58 Volt Aucune conversion requise
Capacité cellulaire: 5.98 picofarad --> 5.98E-12 Farad (Vérifiez la conversion ici)
Variation de tension sur Bitline: 0.42 Volt --> 0.42 Volt Aucune conversion requise

ÉTAPE 2: Évaluer la formule

Remplacement des valeurs d'entrée dans la formule

C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell --> ((2.58*5.98E-12)/(2*0.42))-5.98E-12

Évaluer ... ...

C_bit = 1.23871428571429E-11

ÉTAPE 3: Convertir le résultat en unité de sortie

1.23871428571429E-11 Farad -->12.3871428571429 picofarad (Vérifiez la conversion ici)

RÉPONSE FINALE

12.3871428571429 ≈ 12.38714 picofarad <-- Capacité des bits

(Calcul effectué en 00.004 secondes)

Tu es là -

Accueil » Ingénierie » Électronique » Conception et applications CMOS » Sous-système de chemin de données de tableau » Capacité de bit

Crédits

Créé par Shobhit Dimri

Institut de technologie Bipin Tripathi Kumaon (BTKIT), Dwarahat

Shobhit Dimri a créé cette calculatrice et 900+ autres calculatrices!

Vérifié par Urvi Rathod

Collège d'ingénierie du gouvernement de Vishwakarma (VGEC), Ahmedabad

Urvi Rathod a validé cette calculatrice et 1900+ autres calculatrices!

< 19 Sous-système de chemin de données de tableau Calculatrices

Retard du multiplexeur

Aller Retard du multiplexeur = (Délai de l'additionneur de saut de retenue-(Délai de propagation+(2*(Porte ET à entrée N-1)*Délai de porte ET-OU)-Délai XOR))/(Entrée K ET Porte-1)

Délai d'additionneur de report

Aller Délai de l'additionneur de saut de retenue = Délai de propagation+2*(Porte ET à entrée N-1)*Délai de porte ET-OU+(Entrée K ET Porte-1)*Retard du multiplexeur+Délai XOR

Délai d'additionneur de portage

Aller Délai d'additionneur de portage = Délai de propagation+Délai de propagation du groupe+((Porte ET à entrée N-1)+(Entrée K ET Porte-1))*Délai de porte ET-OU+Délai XOR

Délai d'additionneur d'augmentation de report

Aller Délai de l'additionneur d'incrément de report = Délai de propagation+Délai de propagation du groupe+(Entrée K ET Porte-1)*Délai de porte ET-OU+Délai XOR

Retard critique dans les portes

Aller Retard critique dans les portes = Délai de propagation+(Porte ET à entrée N+(Entrée K ET Porte-2))*Délai de porte ET-OU+Retard du multiplexeur

Délai de propagation de groupe

Aller Délai de propagation = Délai de l'additionneur d'arbre-(log2(Fréquence absolue)*Délai de porte ET-OU+Délai XOR)

Délai d'additionneur d'arbre

Aller Délai de l'additionneur d'arbre = Délai de propagation+log2(Fréquence absolue)*Délai de porte ET-OU+Délai XOR

Capacité de cellule

Aller Capacité cellulaire = (Capacité des bits*2*Variation de tension sur Bitline)/(Tension positive-(Variation de tension sur Bitline*2))

Capacité de bit

Aller Capacité des bits = ((Tension positive*Capacité cellulaire)/(2*Variation de tension sur Bitline))-Capacité cellulaire

Variation de tension sur Bitline

Aller Variation de tension sur Bitline = (Tension positive/2)*Capacité cellulaire/(Capacité cellulaire+Capacité des bits)

Délai « XOR »

Aller Délai XOR = Temps d'ondulation-(Délai de propagation+(Portes sur le chemin critique-1)*Délai de porte ET-OU)

Retard du chemin critique de l'additionneur de report d'ondulation

Aller Temps d'ondulation = Délai de propagation+(Portes sur le chemin critique-1)*Délai de porte ET-OU+Délai XOR

Capacité au sol

Aller Capacité au sol = ((Tension de l'agresseur*Capacité adjacente)/Tension de la victime)-Capacité adjacente

Zone de mémoire contenant N bits

Aller Zone de cellule mémoire = (Zone d'une cellule mémoire d'un bit*Fréquence absolue)/Efficacité de la baie

Zone de cellule mémoire

Aller Zone d'une cellule mémoire d'un bit = (Efficacité de la baie*Zone de cellule mémoire)/Fréquence absolue

Efficacité de la baie

Aller Efficacité de la baie = (Zone d'une cellule mémoire d'un bit*Fréquence absolue)/Zone de cellule mémoire

N-Bit Carry-Skip Adder

Aller Additionneur de sauts de transport N-bits = Porte ET à entrée N*Entrée K ET Porte

Porte 'Et' d'entrée K

Aller Entrée K ET Porte = Additionneur de sauts de transport N-bits/Porte ET à entrée N

Porte 'Et' d'entrée N

Aller Porte ET à entrée N = Additionneur de sauts de transport N-bits/Entrée K ET Porte

Capacité de bit Formule

Capacité des bits = ((Tension positive*Capacité cellulaire)/(2*Variation de tension sur Bitline))-Capacité cellulaire
C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell

Comment les différentes capacités varient-elles dans la RAM dynamique ou la DRAM ?

La cellule du condensateur DRAM doit être aussi petite que possible pour obtenir une bonne densité. Cependant, la ligne de bits est en contact avec de nombreuses cellules DRAM et possède un bit C de capacité relativement grande. Par conséquent, la capacité de la cellule est généralement bien inférieure à la capacité de la ligne de bits. Une grande capacité de cellule est importante pour fournir une oscillation de tension raisonnable. Il est également nécessaire de conserver le contenu de la cellule pendant une durée suffisamment longue et de minimiser les erreurs logicielles.

Accueil

GRATUIT PDF

🔍 Chercher

Catégories

Let Others Know

✖

Facebook

Twitter

Copied!