Calculadora Puerta NAND de voltaje XOR

↳

Electrónica

Ciencia de los Materiales

Civil

Eléctrico

Electrónica e instrumentación

Ingeniería de Producción

Ingeniería Química

Mecánico

⤿

Características de tiempo CMOS

Características de diseño CMOS

Características de retardo CMOS

Características del circuito CMOS

Inversores CMOS

Métricas de potencia CMOS

Subsistema de propósito especial CMOS

Subsistema de ruta de datos de matriz

✖La capacitancia 2 se expresa como la relación entre la carga eléctrica de cada conductor y la diferencia de potencial (es decir, voltaje) entre ellos.ⓘ Capacitancia 2 [C_y]			+10% -10%
✖El voltaje del colector base es un parámetro crucial en la polarización de transistores. Se refiere a la diferencia de voltaje entre los terminales base y colector del transistor cuando está en su estado activo.ⓘ Voltaje base del colector [V_bc]			+10% -10%
✖La capacitancia 1 se expresa como la relación entre la carga eléctrica de cada conductor y la diferencia de potencial (es decir, voltaje) entre ellos.ⓘ Capacitancia 1 [C_x]			+10% -10%

✖La puerta Nand de voltaje XOR es un voltaje en la dirección x en la puerta NAND.ⓘ Puerta NAND de voltaje XOR [V_x]

⎘ Copiar

👎

Fórmula

✖

Puerta NAND de voltaje XOR

Fórmula

`"V"_{"x"} = ("C"_{"y"}*"V"_{"bc"})/("C"_{"x"}+"C"_{"y"})`

Ejemplo

`"0.881972V"=("3.1mF"*"2.02V")/("4mF"+"3.1mF")`

Calculadora

LaTeX

Reiniciar

👍

Descargar Características de tiempo CMOS Fórmulas PDF

Puerta NAND de voltaje XOR Solución

PASO 0: Resumen del cálculo previo

Fórmula utilizada

Puerta Nand de voltaje XOR = (Capacitancia 2*Voltaje base del colector)/(Capacitancia 1+Capacitancia 2)
V_x = (C_y*V_bc)/(C_x+C_y)
Esta fórmula usa 4 Variables

Variables utilizadas

Puerta Nand de voltaje XOR - (Medido en Voltio) - La puerta Nand de voltaje XOR es un voltaje en la dirección x en la puerta NAND.
Capacitancia 2 - (Medido en Faradio) - La capacitancia 2 se expresa como la relación entre la carga eléctrica de cada conductor y la diferencia de potencial (es decir, voltaje) entre ellos.
Voltaje base del colector - (Medido en Voltio) - El voltaje del colector base es un parámetro crucial en la polarización de transistores. Se refiere a la diferencia de voltaje entre los terminales base y colector del transistor cuando está en su estado activo.
Capacitancia 1 - (Medido en Faradio) - La capacitancia 1 se expresa como la relación entre la carga eléctrica de cada conductor y la diferencia de potencial (es decir, voltaje) entre ellos.

PASO 1: Convierta la (s) entrada (s) a la unidad base

Capacitancia 2: 3.1 milifaradio --> 0.0031 Faradio (Verifique la conversión aquí)
Voltaje base del colector: 2.02 Voltio --> 2.02 Voltio No se requiere conversión
Capacitancia 1: 4 milifaradio --> 0.004 Faradio (Verifique la conversión aquí)

PASO 2: Evaluar la fórmula

Sustituir valores de entrada en una fórmula

V_x = (C_y*V_bc)/(C_x+C_y) --> (0.0031*2.02)/(0.004+0.0031)

Evaluar ... ...

V_x = 0.881971830985915

PASO 3: Convierta el resultado a la unidad de salida

0.881971830985915 Voltio --> No se requiere conversión

RESPUESTA FINAL

0.881971830985915 ≈ 0.881972 Voltio <-- Puerta Nand de voltaje XOR

(Cálculo completado en 00.020 segundos)

Aquí estás -

Inicio » Ingenieria » Electrónica » Diseño y aplicaciones CMOS » Características de tiempo CMOS » Puerta NAND de voltaje XOR

Créditos

Creado por Shobhit Dimri

Instituto de Tecnología Bipin Tripathi Kumaon (BTKIT), Dwarahat

¡Shobhit Dimri ha creado esta calculadora y 900+ más calculadoras!

Verificada por Anshika Arya

Instituto Nacional de Tecnología (LIENDRE), Hamirpur

¡Anshika Arya ha verificado esta calculadora y 2500+ más calculadoras!

< 17 Características de tiempo CMOS Calculadoras

Puerta NAND de voltaje XOR

Vamos Puerta Nand de voltaje XOR = (Capacitancia 2*Voltaje base del colector)/(Capacitancia 1+Capacitancia 2)

Tiempo de configuración con lógica baja

Vamos Tiempo de configuración con lógica baja = Tiempo de apertura para entrada descendente-Mantener el tiempo en lógica alta

Mantener el tiempo en lógica alta

Vamos Mantener el tiempo en lógica alta = Tiempo de apertura para entrada descendente-Tiempo de configuración con lógica baja

Tiempo de apertura para entrada descendente

Vamos Tiempo de apertura para entrada descendente = Tiempo de configuración con lógica baja+Mantener el tiempo en lógica alta

Tiempo de configuración en lógica alta

Vamos Tiempo de configuración en lógica alta = Tiempo de apertura para entrada ascendente-Tiempo de espera en lógica baja

Mantener el tiempo en lógica baja

Vamos Tiempo de espera en lógica baja = Tiempo de apertura para entrada ascendente-Tiempo de configuración en lógica alta

Tiempo de apertura para entrada ascendente

Vamos Tiempo de apertura para entrada ascendente = Tiempo de configuración en lógica alta+Tiempo de espera en lógica baja

Fase del detector de fase XOR con referencia a la corriente del detector

Vamos Fase del detector de fase XOR = Corriente del detector de fase XOR/Voltaje promedio del detector de fase XOR

Voltaje promedio del detector de fase

Vamos Voltaje promedio del detector de fase XOR = Corriente del detector de fase XOR/Fase del detector de fase XOR

Corriente del detector de fase XOR

Vamos Corriente del detector de fase XOR = Fase del detector de fase XOR*Voltaje promedio del detector de fase XOR

Fase del detector de fase XOR

Vamos Fase del detector de fase XOR = Voltaje del detector de fase XOR/Voltaje promedio del detector de fase XOR

Voltaje del detector de fase XOR

Vamos Voltaje del detector de fase XOR = Fase del detector de fase XOR*Voltaje promedio del detector de fase XOR

Voltaje de compensación de señal pequeña

Vamos Voltaje de compensación de señal pequeña = Voltaje de nodo inicial-Voltaje metaestable

Voltaje inicial del nodo A

Vamos Voltaje de nodo inicial = Voltaje metaestable+Voltaje de compensación de señal pequeña

Voltaje metaestable

Vamos Voltaje metaestable = Voltaje de nodo inicial-Voltaje de compensación de señal pequeña

Probabilidad de falla del sincronizador

Vamos Probabilidad de falla del sincronizador = 1/MTBF aceptable

MTBF aceptable

Vamos MTBF aceptable = 1/Probabilidad de falla del sincronizador

Puerta NAND de voltaje XOR Fórmula

Puerta Nand de voltaje XOR = (Capacitancia 2*Voltaje base del colector)/(Capacitancia 1+Capacitancia 2)
V_x = (C_y*V_bc)/(C_x+C_y)

Explique las consecuencias de compartir la carga.

Las puertas dinámicas están sujetas a problemas con el reparto de carga. La carga compartida es más grave cuando la salida está ligeramente cargada y la capacitancia interna es grande. Por ejemplo, las puertas NAND dinámicas de 4 entradas y las puertas AOI complejas pueden compartir la carga entre varios nodos. Si el ruido de carga compartida es pequeño, el guardián eventualmente restaurará la salida dinámica a VDD. Sin embargo, si el ruido de carga compartida es grande, la salida puede voltearse y apagar el guardián, lo que genera resultados incorrectos.

Inicio

GRATIS PDF

🔍 Búsqueda

Categorías

Let Others Know

✖

Facebook

Twitter

Copied!