Calculadora Tiempo de configuración con lógica baja

↳

Electrónica

Ciencia de los Materiales

Civil

Eléctrico

Electrónica e instrumentación

Ingeniería de Producción

Ingeniería Química

Mecánico

⤿

Características de tiempo CMOS

Características de diseño CMOS

Características de retardo CMOS

Características del circuito CMOS

Inversores CMOS

Métricas de potencia CMOS

Subsistema de propósito especial CMOS

Subsistema de ruta de datos de matriz

✖El tiempo de apertura para la entrada descendente se define como el tiempo durante la entrada cuando la lógica cae a 0 o salida baja.ⓘ Tiempo de apertura para entrada descendente [t_af]			+10% -10%
✖El tiempo de retención en la lógica alta se define como el tiempo de retención durante la entrada cuando la lógica pasa a 1 o a la salida alta.ⓘ Mantener el tiempo en lógica alta [T_hold1]			+10% -10%

✖El tiempo de configuración en lógica baja se define como el tiempo de configuración cuando la lógica cae a una entrada baja o 0.ⓘ Tiempo de configuración con lógica baja [T_setup0]

⎘ Copiar

👎

Fórmula

✖

Tiempo de configuración con lógica baja

Fórmula

`"T"_{"setup0"} = "t"_{"af"}-"T"_{"hold1"}`

Ejemplo

`"3.75ns"="11.65ns"-"7.9ns"`

Calculadora

LaTeX

Reiniciar

👍

Descargar Características de tiempo CMOS Fórmulas PDF PDF Image

Tiempo de configuración con lógica baja Solución

PASO 0: Resumen del cálculo previo

Fórmula utilizada

Tiempo de configuración con lógica baja = Tiempo de apertura para entrada descendente-Mantener el tiempo en lógica alta
T_setup0 = t_af-T_hold1
Esta fórmula usa 3 Variables

Variables utilizadas

Tiempo de configuración con lógica baja - (Medido en Segundo) - El tiempo de configuración en lógica baja se define como el tiempo de configuración cuando la lógica cae a una entrada baja o 0.
Tiempo de apertura para entrada descendente - (Medido en Segundo) - El tiempo de apertura para la entrada descendente se define como el tiempo durante la entrada cuando la lógica cae a 0 o salida baja.
Mantener el tiempo en lógica alta - (Medido en Segundo) - El tiempo de retención en la lógica alta se define como el tiempo de retención durante la entrada cuando la lógica pasa a 1 o a la salida alta.

PASO 1: Convierta la (s) entrada (s) a la unidad base

Tiempo de apertura para entrada descendente: 11.65 nanosegundo --> 1.165E-08 Segundo (Verifique la conversión aquí)
Mantener el tiempo en lógica alta: 7.9 nanosegundo --> 7.9E-09 Segundo (Verifique la conversión aquí)

PASO 2: Evaluar la fórmula

Sustituir valores de entrada en una fórmula

T_setup0 = t_af-T_hold1 --> 1.165E-08-7.9E-09

Evaluar ... ...

T_setup0 = 3.75E-09

PASO 3: Convierta el resultado a la unidad de salida

3.75E-09 Segundo -->3.75 nanosegundo (Verifique la conversión aquí)

RESPUESTA FINAL

3.75 nanosegundo <-- Tiempo de configuración con lógica baja

(Cálculo completado en 00.020 segundos)

Aquí estás -

Inicio » Ingenieria » Electrónica » Diseño y aplicaciones CMOS » Características de tiempo CMOS » Tiempo de configuración con lógica baja

Créditos

Creado por Shobhit Dimri

Instituto de Tecnología Bipin Tripathi Kumaon (BTKIT), Dwarahat

¡Shobhit Dimri ha creado esta calculadora y 900+ más calculadoras!

Verificada por Urvi Rathod

Facultad de Ingeniería del Gobierno de Vishwakarma (VGEC), Ahmedabad

¡Urvi Rathod ha verificado esta calculadora y 1900+ más calculadoras!

< 17 Características de tiempo CMOS Calculadoras

Puerta NAND de voltaje XOR

Vamos Puerta Nand de voltaje XOR = (Capacitancia 2*Voltaje base del colector)/(Capacitancia 1+Capacitancia 2)

Tiempo de apertura para entrada descendente

Vamos Tiempo de apertura para entrada descendente = Tiempo de configuración con lógica baja+Mantener el tiempo en lógica alta

Tiempo de configuración con lógica baja

Vamos Tiempo de configuración con lógica baja = Tiempo de apertura para entrada descendente-Mantener el tiempo en lógica alta

Mantener el tiempo en lógica alta

Vamos Mantener el tiempo en lógica alta = Tiempo de apertura para entrada descendente-Tiempo de configuración con lógica baja

Tiempo de apertura para entrada ascendente

Vamos Tiempo de apertura para entrada ascendente = Tiempo de configuración en lógica alta+Tiempo de espera en lógica baja

Tiempo de configuración en lógica alta

Vamos Tiempo de configuración en lógica alta = Tiempo de apertura para entrada ascendente-Tiempo de espera en lógica baja

Mantener el tiempo en lógica baja

Vamos Tiempo de espera en lógica baja = Tiempo de apertura para entrada ascendente-Tiempo de configuración en lógica alta

Fase del detector de fase XOR con referencia a la corriente del detector

Vamos Fase del detector de fase XOR = Corriente del detector de fase XOR/Voltaje promedio del detector de fase XOR

Voltaje promedio del detector de fase

Vamos Voltaje promedio del detector de fase XOR = Corriente del detector de fase XOR/Fase del detector de fase XOR

Corriente del detector de fase XOR

Vamos Corriente del detector de fase XOR = Fase del detector de fase XOR*Voltaje promedio del detector de fase XOR

Voltaje del detector de fase XOR

Vamos Voltaje del detector de fase XOR = Fase del detector de fase XOR*Voltaje promedio del detector de fase XOR

Fase del detector de fase XOR

Vamos Fase del detector de fase XOR = Voltaje del detector de fase XOR/Voltaje promedio del detector de fase XOR

Voltaje de compensación de señal pequeña

Vamos Voltaje de compensación de señal pequeña = Voltaje de nodo inicial-Voltaje metaestable

Voltaje inicial del nodo A

Vamos Voltaje de nodo inicial = Voltaje metaestable+Voltaje de compensación de señal pequeña

Voltaje metaestable

Vamos Voltaje metaestable = Voltaje de nodo inicial-Voltaje de compensación de señal pequeña

Probabilidad de falla del sincronizador

Vamos Probabilidad de falla del sincronizador = 1/MTBF aceptable

MTBF aceptable

Vamos MTBF aceptable = 1/Probabilidad de falla del sincronizador

Tiempo de configuración con lógica baja Fórmula

Tiempo de configuración con lógica baja = Tiempo de apertura para entrada descendente-Mantener el tiempo en lógica alta
T_setup0 = t_af-T_hold1

¿Qué son los tiempos de configuración tsetup0 y tsetup1?

En general, los retrasos diferirán para las entradas de 0 y 1. Los tiempos de configuración tsetup0 y tsetup1 son los tiempos que D debe bajar o subir, respectivamente, antes del reloj para que los datos se capturen correctamente con el menor tDQ posible.

Inicio

GRATIS PDF

🔍 Búsqueda

Categorías

Let Others Know

✖

Facebook

Twitter

Copied!