Capacité de porte intrinsèque Solution

ÉTAPE 0: Résumé du pré-calcul
Formule utilisée
Capacité de chevauchement de porte MOS = Capacité de la porte MOS*Largeur de transition
Cmos = Cgcs*W
Cette formule utilise 3 Variables
Variables utilisées
Capacité de chevauchement de porte MOS - (Mesuré en Farad) - La capacité de chevauchement de porte MOS est une capacité qui provient de la construction du dispositif lui-même et est généralement associée à ses jonctions PN internes.
Capacité de la porte MOS - (Mesuré en Farad) - La capacité de grille MOS est un facteur important dans le calcul de la capacité de chevauchement de grille.
Largeur de transition - (Mesuré en Mètre) - La largeur de transition est définie comme l'augmentation de la largeur lorsque la tension drain-source augmente, ce qui entraîne la transition de la région triode vers la région de saturation.
ÉTAPE 1: Convertir les entrées en unité de base
Capacité de la porte MOS: 20.04 microfarades --> 2.004E-05 Farad (Vérifiez la conversion ​ici)
Largeur de transition: 89.82 Millimètre --> 0.08982 Mètre (Vérifiez la conversion ​ici)
ÉTAPE 2: Évaluer la formule
Remplacement des valeurs d'entrée dans la formule
Cmos = Cgcs*W --> 2.004E-05*0.08982
Évaluer ... ...
Cmos = 1.7999928E-06
ÉTAPE 3: Convertir le résultat en unité de sortie
1.7999928E-06 Farad -->1.7999928 microfarades (Vérifiez la conversion ​ici)
RÉPONSE FINALE
1.7999928 1.799993 microfarades <-- Capacité de chevauchement de porte MOS
(Calcul effectué en 00.004 secondes)

Crédits

Creator Image
Créé par Shobhit Dimri
Institut de technologie Bipin Tripathi Kumaon (BTKIT), Dwarahat
Shobhit Dimri a créé cette calculatrice et 900+ autres calculatrices!
Verifier Image
Vérifié par Urvi Rathod
Collège d'ingénierie du gouvernement de Vishwakarma (VGEC), Ahmedabad
Urvi Rathod a validé cette calculatrice et 1900+ autres calculatrices!

25 Optimisation des matériaux VLSI Calculatrices

Densité de charge de la région d'épuisement en vrac VLSI
​ Aller Densité de charge de la région d'épuisement global = -(1-((Étendue latérale de la région d'épuisement avec source+Étendue latérale de la région d'épuisement avec drain)/(2*Longueur du canal)))*sqrt(2*[Charge-e]*[Permitivity-silicon]*[Permitivity-vacuum]*Concentration d'accepteur*abs(2*Potentiel des surfaces))
Coefficient d'effet corporel
​ Aller Coefficient d'effet corporel = modulus((Tension de seuil-Tension de seuil DIBL)/(sqrt(Potentiel des surfaces+(Différence potentielle du corps source))-sqrt(Potentiel des surfaces)))
Profondeur d'appauvrissement de la jonction PN avec source VLSI
​ Aller Profondeur d'appauvrissement de la jonction Pn avec source = sqrt((2*[Permitivity-silicon]*[Permitivity-vacuum]*Tension intégrée de jonction)/([Charge-e]*Concentration d'accepteur))
Jonction Tension intégrée VLSI
​ Aller Tension intégrée de jonction = ([BoltZ]*Température/[Charge-e])*ln(Concentration d'accepteur*Concentration des donneurs/(Concentration intrinsèque)^2)
Capacité parasitaire totale de la source
​ Aller Capacité parasite de la source = (Capacité entre la jonction du corps et la source*Zone de diffusion de la source)+(Capacité entre la jonction du corps et la paroi latérale*Périmètre de paroi latérale de diffusion de la source)
Courant de saturation des canaux courts VLSI
​ Aller Courant de saturation des canaux courts = Largeur de canal*Vitesse de dérive des électrons de saturation*Capacité d'oxyde par unité de surface*Tension de source de drain de saturation
Courant de jonction
​ Aller Courant de jonction = (Puissance statique/Tension du collecteur de base)-(Courant sous-seuil+Conflit actuel+Courant de porte)
Potentiel de surface
​ Aller Potentiel des surfaces = 2*Différence potentielle du corps source*ln(Concentration d'accepteur/Concentration intrinsèque)
Longueur de porte en utilisant la capacité d'oxyde de porte
​ Aller Longueur de la porte = Capacité de porte/(Capacité de la couche d'oxyde de grille*Largeur du portail)
Capacité d'oxyde de porte
​ Aller Capacité de la couche d'oxyde de grille = Capacité de porte/(Largeur du portail*Longueur de la porte)
Coefficient DIBL
​ Aller Coefficient DIBL = (Tension de seuil DIBL-Tension de seuil)/Potentiel de drainage vers la source
Tension de seuil lorsque la source est au potentiel du corps
​ Aller Tension de seuil DIBL = Coefficient DIBL*Potentiel de drainage vers la source+Tension de seuil
Pente sous-seuil
​ Aller Pente sous-seuil = Différence potentielle du corps source*Coefficient DIBL*ln(10)
Capacité d'oxyde après mise à l'échelle complète du VLSI
​ Aller Capacité d'oxyde après mise à l'échelle complète = Capacité d'oxyde par unité de surface*Facteur d'échelle
Épaisseur d'oxyde de grille après mise à l'échelle complète du VLSI
​ Aller Épaisseur d'oxyde de porte après mise à l'échelle complète = Épaisseur d'oxyde de porte/Facteur d'échelle
Capacité de porte
​ Aller Capacité de porte = Frais de canal/(Tension porte à canal-Tension de seuil)
Tension de seuil
​ Aller Tension de seuil = Tension porte à canal-(Frais de canal/Capacité de porte)
Charge de canal
​ Aller Frais de canal = Capacité de porte*(Tension porte à canal-Tension de seuil)
Profondeur de jonction après mise à l'échelle complète du VLSI
​ Aller Profondeur de jonction après mise à l'échelle complète = Profondeur de jonction/Facteur d'échelle
Tension critique
​ Aller Tension critique = Champ électrique critique*Champ électrique sur toute la longueur du canal
Longueur du canal après mise à l'échelle complète du VLSI
​ Aller Longueur du canal après mise à l'échelle complète = Longueur du canal/Facteur d'échelle
Capacité de porte intrinsèque
​ Aller Capacité de chevauchement de porte MOS = Capacité de la porte MOS*Largeur de transition
Largeur de canal après mise à l'échelle complète du VLSI
​ Aller Largeur du canal après mise à l'échelle complète = Largeur de canal/Facteur d'échelle
Mobilité à Mosfet
​ Aller Mobilité dans MOSFET = K Premier/Capacité de la couche d'oxyde de grille
K-Prime
​ Aller K Premier = Mobilité dans MOSFET*Capacité de la couche d'oxyde de grille

Capacité de porte intrinsèque Formule

Capacité de chevauchement de porte MOS = Capacité de la porte MOS*Largeur de transition
Cmos = Cgcs*W

Quelle est la nécessité du dopage en CMOS ?

Le dopage dans la technologie CMOS est utilisé pour introduire des impuretés dans le matériau semi-conducteur afin de modifier ses propriétés électriques. En ajoutant des dopants, le nombre de porteurs de charge libres (électrons ou trous) peut être augmenté, ce qui permet un meilleur contrôle du comportement électrique du dispositif. Ceci est essentiel pour créer des circuits CMOS hautes performances utilisant à la fois des transistors de type N et de type P.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!