गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस कैलकुलेटर

✖ट्रांजिस्टर की चौड़ाई MOSFET में चैनल क्षेत्र की चौड़ाई को संदर्भित करती है। यह आयाम ट्रांजिस्टर की विद्युत विशेषताओं और प्रदर्शन को निर्धारित करने में महत्वपूर्ण भूमिका निभाता है।ⓘ ट्रांजिस्टर की चौड़ाई [W_t]			+10% -10%
✖ट्रांजिस्टर की लंबाई MOSFET में चैनल क्षेत्र की लंबाई को संदर्भित करती है। यह आयाम ट्रांजिस्टर की विद्युत विशेषताओं और प्रदर्शन को निर्धारित करने में महत्वपूर्ण भूमिका निभाता है।ⓘ ट्रांजिस्टर की लंबाई [L_t]			+10% -10%
✖ऑक्साइड धारिता, धातु-ऑक्साइड-अर्धचालक (MOS) संरचना, जैसे MOSFETs में, इन्सुलेटिंग ऑक्साइड परत से जुड़ी धारिता को संदर्भित करती है।ⓘ ऑक्साइड धारिता [C_ox]			+10% -10%
✖ओवरलैप कैपेसिटेंस एक परजीवी कैपेसिटेंस है जो गेट और स्रोत/ड्रेन क्षेत्रों के बीच भौतिक ओवरलैप के कारण उत्पन्न होती है।ⓘ ओवरलैप कैपेसिटेंस [C_ov]			+10% -10%

✖गेट सोर्स कैपेसिटेंस, फील्ड-इफेक्ट ट्रांजिस्टर (FET) के गेट और सोर्स टर्मिनलों के बीच की कैपेसिटेंस को संदर्भित करता है।ⓘ गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस [C_gs]

⎘ कॉपी

👎

सूत्र

✖

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस

सूत्र

`"C"_{"gs"} = (2/3*"W"_{"t"}*"L"_{"t"}*"C"_{"ox"})+("W"_{"t"}*"C"_{"ov"})`

उदाहरण

`"13.75005μF"=(2/3*"5.5μm"*"3.2μm"*"3.9F")+("5.5μm"*"2.5F")`

कैलकुलेटर

LaTeX

रीसेट

👍

डाउनलोड करना इलेक्ट्रानिक्स सूत्र पीडीएफ PDF Image

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस उपाय

चरण 0: पूर्व-गणना सारांश

प्रयुक्त सूत्र

गेट स्रोत धारिता = (2/3*ट्रांजिस्टर की चौड़ाई*ट्रांजिस्टर की लंबाई*ऑक्साइड धारिता)+(ट्रांजिस्टर की चौड़ाई*ओवरलैप कैपेसिटेंस)
C_gs = (2/3*W_t*L_t*C_ox)+(W_t*C_ov)
यह सूत्र 5 वेरिएबल का उपयोग करता है

चर

गेट स्रोत धारिता - (में मापा गया फैरड) - गेट सोर्स कैपेसिटेंस, फील्ड-इफेक्ट ट्रांजिस्टर (FET) के गेट और सोर्स टर्मिनलों के बीच की कैपेसिटेंस को संदर्भित करता है।
ट्रांजिस्टर की चौड़ाई - (में मापा गया मीटर) - ट्रांजिस्टर की चौड़ाई MOSFET में चैनल क्षेत्र की चौड़ाई को संदर्भित करती है। यह आयाम ट्रांजिस्टर की विद्युत विशेषताओं और प्रदर्शन को निर्धारित करने में महत्वपूर्ण भूमिका निभाता है।
ट्रांजिस्टर की लंबाई - (में मापा गया मीटर) - ट्रांजिस्टर की लंबाई MOSFET में चैनल क्षेत्र की लंबाई को संदर्भित करती है। यह आयाम ट्रांजिस्टर की विद्युत विशेषताओं और प्रदर्शन को निर्धारित करने में महत्वपूर्ण भूमिका निभाता है।
ऑक्साइड धारिता - (में मापा गया फैरड) - ऑक्साइड धारिता, धातु-ऑक्साइड-अर्धचालक (MOS) संरचना, जैसे MOSFETs में, इन्सुलेटिंग ऑक्साइड परत से जुड़ी धारिता को संदर्भित करती है।
ओवरलैप कैपेसिटेंस - (में मापा गया फैरड) - ओवरलैप कैपेसिटेंस एक परजीवी कैपेसिटेंस है जो गेट और स्रोत/ड्रेन क्षेत्रों के बीच भौतिक ओवरलैप के कारण उत्पन्न होती है।

चरण 1: इनपुट को आधार इकाई में बदलें

ट्रांजिस्टर की चौड़ाई: 5.5 माइक्रोमीटर --> 5.5E-06 मीटर (रूपांतरण की जाँच करें यहाँ)
ट्रांजिस्टर की लंबाई: 3.2 माइक्रोमीटर --> 3.2E-06 मीटर (रूपांतरण की जाँच करें यहाँ)
ऑक्साइड धारिता: 3.9 फैरड --> 3.9 फैरड कोई रूपांतरण आवश्यक नहीं है
ओवरलैप कैपेसिटेंस: 2.5 फैरड --> 2.5 फैरड कोई रूपांतरण आवश्यक नहीं है

चरण 2: फॉर्मूला का मूल्यांकन करें

फॉर्मूला में इनपुट वैल्यू को तैयार करना

C_gs = (2/3*W_t*L_t*C_ox)+(W_t*C_ov) --> (2/3*5.5E-06*3.2E-06*3.9)+(5.5E-06*2.5)

मूल्यांकन हो रहा है ... ...

C_gs = 1.375004576E-05

चरण 3: परिणाम को आउटपुट की इकाई में बदलें

1.375004576E-05 फैरड -->13.75004576 माइक्रोफ़ारड (रूपांतरण की जाँच करें यहाँ)

आख़री जवाब

13.75004576 ≈ 13.75005 माइक्रोफ़ारड <-- गेट स्रोत धारिता

(गणना 00.004 सेकंड में पूरी हुई)

आप यहाँ हैं -

होम » अभियांत्रिकी » इलेक्ट्रानिक्स » इंटीग्रेटेड सर्किट (आईसी) » द्विध्रुवी आईसी निर्माण » गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस

क्रेडिट

के द्वारा बनाई गई भानुप्रकाश

दयानंद सागर कॉलेज ऑफ इंजीनियरिंग (डीएससीई), बैंगलोर

भानुप्रकाश ने इस कैलकुलेटर और 50+ अधिक कैलकुलेटर को बनाए है!

के द्वारा सत्यापित संतोष यादव

दयानंद सागर कॉलेज ऑफ इंजीनियरिंग (डीएससीई), बंगलोर

संतोष यादव ने इस कैलकुलेटर और 50+ को अधिक कैलकुलेटर से सत्यापित किया है!

< 19 द्विध्रुवी आईसी निर्माण कैलक्युलेटर्स

आयताकार समांतर चतुर्भुज का प्रतिरोध

जाओ प्रतिरोध = ((प्रतिरोधकता*परत की मोटाई)/(विसरित परत की चौड़ाई*विसरित परत की लंबाई))*(ln(नीचे के आयत की चौड़ाई/निचले आयत की लंबाई)/(नीचे के आयत की चौड़ाई-निचले आयत की लंबाई))

प्रति इकाई क्षेत्र में अशुद्धता परमाणु

जाओ कुल अशुद्धता = प्रभावी प्रसार*(एमिटर बेस जंक्शन क्षेत्र*((शुल्क*आंतरिक एकाग्रता^2)/कलेक्टर वर्तमान)*exp(वोल्टेज बेस एमिटर/थर्मल वोल्टेज))

एन-प्रकार की चालकता

जाओ ओमिक चालकता = शुल्क*(इलेक्ट्रॉन डोपिंग सिलिकॉन गतिशीलता*एन-प्रकार की संतुलन एकाग्रता+होल डोपिंग सिलिकॉन गतिशीलता*(आंतरिक एकाग्रता^2/एन-प्रकार की संतुलन एकाग्रता))

पी-प्रकार की चालकता

जाओ ओमिक चालकता = शुल्क*(इलेक्ट्रॉन डोपिंग सिलिकॉन गतिशीलता*(आंतरिक एकाग्रता^2/पी-प्रकार की संतुलन एकाग्रता)+होल डोपिंग सिलिकॉन गतिशीलता*पी-प्रकार की संतुलन एकाग्रता)

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस

जाओ गेट स्रोत धारिता = (2/3*ट्रांजिस्टर की चौड़ाई*ट्रांजिस्टर की लंबाई*ऑक्साइड धारिता)+(ट्रांजिस्टर की चौड़ाई*ओवरलैप कैपेसिटेंस)

पीएनपी ट्रांजिस्टर का कलेक्टर-करंट

जाओ कलेक्टर वर्तमान = (शुल्क*एमिटर बेस जंक्शन क्षेत्र*एन-प्रकार की संतुलन एकाग्रता*पीएनपी के लिए प्रसार स्थिरांक)/आधार चौड़ाई

अशुद्धता की ओमिक चालकता

जाओ ओमिक चालकता = शुल्क*(इलेक्ट्रॉन डोपिंग सिलिकॉन गतिशीलता*इलेक्ट्रॉन एकाग्रता+होल डोपिंग सिलिकॉन गतिशीलता*छिद्र एकाग्रता)

ट्रांजिस्टर में संतृप्ति धारा

जाओ संतृप्ति धारा = (शुल्क*एमिटर बेस जंक्शन क्षेत्र*प्रभावी प्रसार*आंतरिक एकाग्रता^2)/कुल अशुद्धता

आपूर्ति वोल्टेज दिए जाने पर कैपेसिटिव लोड बिजली की खपत

जाओ कैपेसिटिव लोड बिजली खपत = लोड कैपेसिटेंस*वोल्टेज आपूर्ति^2*आउटपुट सिग्नल आवृत्ति*स्विचिंग आउटपुट की कुल संख्या

परत का शीट प्रतिरोध

जाओ पत्रक प्रतिरोध = 1/(शुल्क*इलेक्ट्रॉन डोपिंग सिलिकॉन गतिशीलता*एन-प्रकार की संतुलन एकाग्रता*परत की मोटाई)

वर्तमान घनत्व छिद्र

जाओ छेद का वर्तमान घनत्व = शुल्क*पीएनपी के लिए प्रसार स्थिरांक*(छेद संतुलन एकाग्रता/आधार चौड़ाई)

विसरित परत का प्रतिरोध

जाओ प्रतिरोध = (1/ओमिक चालकता)*(विसरित परत की लंबाई/(विसरित परत की चौड़ाई*परत की मोटाई))

आंतरिक एकाग्रता के साथ अशुद्धता

जाओ आंतरिक एकाग्रता = sqrt((इलेक्ट्रॉन एकाग्रता*छिद्र एकाग्रता)/तापमान अशुद्धता)

एमिटर इंजेक्शन दक्षता

जाओ एमिटर इंजेक्शन दक्षता = एमिटर करंट/(इलेक्ट्रॉनों के कारण उत्सर्जक धारा+छिद्रों के कारण उत्सर्जक धारा)

कलेक्टर एमिटर का ब्रेकआउट वोल्टेज

जाओ कलेक्टर एमिटर ब्रेकआउट वोल्टेज = कलेक्टर बेस ब्रेकआउट वोल्टेज/(BJT का वर्तमान लाभ)^(1/मूल संख्या)

डोपिंग स्थिरांक दिए गए एमिटर इंजेक्शन दक्षता

जाओ एमिटर इंजेक्शन दक्षता = एन-साइड पर डोपिंग/(एन-साइड पर डोपिंग+पी-साइड पर डोपिंग)

जेनर डायोड में धारा प्रवाहित होती है

जाओ डायोड धारा = (इनपुट संदर्भ वोल्टेज-स्थिर आउटपुट वोल्टेज)/जेनर प्रतिरोध

आईसी में वोल्टेज से आवृत्ति रूपांतरण कारक

जाओ आईसी में वोल्टेज से आवृत्ति रूपांतरण कारक = आउटपुट सिग्नल आवृत्ति/इनपुट वोल्टेज

बेस ट्रांसपोर्ट फैक्टर दी गई बेस चौड़ाई

जाओ आधार परिवहन कारक = 1-(1/2*(भौतिक चौड़ाई/इलेक्ट्रॉन प्रसार लंबाई)^2)

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस सूत्र

गेट स्रोत धारिता = (2/3*ट्रांजिस्टर की चौड़ाई*ट्रांजिस्टर की लंबाई*ऑक्साइड धारिता)+(ट्रांजिस्टर की चौड़ाई*ओवरलैप कैपेसिटेंस)
C_gs = (2/3*W_t*L_t*C_ox)+(W_t*C_ov)

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस की गणना कैसे करें?

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस के लिए ऑनलाइन कैलकुलेटर पर, कृपया ट्रांजिस्टर की चौड़ाई (W_t), ट्रांजिस्टर की चौड़ाई MOSFET में चैनल क्षेत्र की चौड़ाई को संदर्भित करती है। यह आयाम ट्रांजिस्टर की विद्युत विशेषताओं और प्रदर्शन को निर्धारित करने में महत्वपूर्ण भूमिका निभाता है। के रूप में, ट्रांजिस्टर की लंबाई (L_t), ट्रांजिस्टर की लंबाई MOSFET में चैनल क्षेत्र की लंबाई को संदर्भित करती है। यह आयाम ट्रांजिस्टर की विद्युत विशेषताओं और प्रदर्शन को निर्धारित करने में महत्वपूर्ण भूमिका निभाता है। के रूप में, ऑक्साइड धारिता (C_ox), ऑक्साइड धारिता, धातु-ऑक्साइड-अर्धचालक (MOS) संरचना, जैसे MOSFETs में, इन्सुलेटिंग ऑक्साइड परत से जुड़ी धारिता को संदर्भित करती है। के रूप में & ओवरलैप कैपेसिटेंस (C_ov), ओवरलैप कैपेसिटेंस एक परजीवी कैपेसिटेंस है जो गेट और स्रोत/ड्रेन क्षेत्रों के बीच भौतिक ओवरलैप के कारण उत्पन्न होती है। के रूप में डालें। कृपया गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस गणना को पूर्ण करने के लिए कैलकुलेट बटन का उपयोग करें।

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस गणना

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस कैलकुलेटर, गेट स्रोत धारिता की गणना करने के लिए Gate Source Capacitance = (2/3*ट्रांजिस्टर की चौड़ाई*ट्रांजिस्टर की लंबाई*ऑक्साइड धारिता)+(ट्रांजिस्टर की चौड़ाई*ओवरलैप कैपेसिटेंस) का उपयोग करता है। गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस C_gs को गेट स्रोत कैपेसिटेंस दिए गए ओवरलैप कैपेसिटेंस फॉर्मूला को गेट और स्रोत टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है। के रूप में परिभाषित किया गया है। यहाँ गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस गणना को संख्या में समझा जा सकता है - 1.4E-5 = (2/3*5.5E-06*3.2E-06*3.9)+(5.5E-06*2.5). आप और अधिक गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस उदाहरण यहाँ देख सकते हैं -

FAQ

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस क्या है?

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस गेट स्रोत कैपेसिटेंस दिए गए ओवरलैप कैपेसिटेंस फॉर्मूला को गेट और स्रोत टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है। है और इसे C_gs = (2/3*W_t*L_t*C_ox)+(W_t*C_ov) या Gate Source Capacitance = (2/3*ट्रांजिस्टर की चौड़ाई*ट्रांजिस्टर की लंबाई*ऑक्साइड धारिता)+(ट्रांजिस्टर की चौड़ाई*ओवरलैप कैपेसिटेंस) के रूप में दर्शाया जाता है।

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस की गणना कैसे करें?

गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस को गेट स्रोत कैपेसिटेंस दिए गए ओवरलैप कैपेसिटेंस फॉर्मूला को गेट और स्रोत टर्मिनलों के बीच कैपेसिटेंस के रूप में परिभाषित किया गया है। Gate Source Capacitance = (2/3*ट्रांजिस्टर की चौड़ाई*ट्रांजिस्टर की लंबाई*ऑक्साइड धारिता)+(ट्रांजिस्टर की चौड़ाई*ओवरलैप कैपेसिटेंस) C_gs = (2/3*W_t*L_t*C_ox)+(W_t*C_ov) के रूप में परिभाषित किया गया है। गेट स्रोत कैपेसिटेंस दिया गया ओवरलैप कैपेसिटेंस की गणना करने के लिए, आपको ट्रांजिस्टर की चौड़ाई (W_t), ट्रांजिस्टर की लंबाई (L_t), ऑक्साइड धारिता (C_ox) & ओवरलैप कैपेसिटेंस (C_ov) की आवश्यकता है। हमारे टूल के द्वारा, आपको ट्रांजिस्टर की चौड़ाई MOSFET में चैनल क्षेत्र की चौड़ाई को संदर्भित करती है। यह आयाम ट्रांजिस्टर की विद्युत विशेषताओं और प्रदर्शन को निर्धारित करने में महत्वपूर्ण भूमिका निभाता है।, ट्रांजिस्टर की लंबाई MOSFET में चैनल क्षेत्र की लंबाई को संदर्भित करती है। यह आयाम ट्रांजिस्टर की विद्युत विशेषताओं और प्रदर्शन को निर्धारित करने में महत्वपूर्ण भूमिका निभाता है।, ऑक्साइड धारिता, धातु-ऑक्साइड-अर्धचालक (MOS) संरचना, जैसे MOSFETs में, इन्सुलेटिंग ऑक्साइड परत से जुड़ी धारिता को संदर्भित करती है। & ओवरलैप कैपेसिटेंस एक परजीवी कैपेसिटेंस है जो गेट और स्रोत/ड्रेन क्षेत्रों के बीच भौतिक ओवरलैप के कारण उत्पन्न होती है। के लिए संबंधित मान दर्ज करने और कैलकुलेट बटन को क्लिक करने की आवश्यकता है।

होम

मुक्त पीडीएफ़

🔍 खोज

श्रेणियाँ

Let Others Know

✖

Facebook

Twitter

Copied!