मसावि कॅल्क्युलेटर

कॅरी-स्किप अ‍ॅडर विलंब कॅल्क्युलेटर

अभियांत्रिकी आरोग्य आर्थिक खेळाचे मैदान अधिक >>

↳

इलेक्ट्रॉनिक्स इलेक्ट्रॉनिक्स आणि इन्स्ट्रुमेंटेशन उत्पादन अभियांत्रिकी दिवाणी अधिक >>

⤿

CMOS डिझाइन आणि अनुप्रयोग अँटेना आणि वेव्ह प्रोपोगेशन अॅनालॉग इलेक्ट्रॉनिक्स अॅनालॉग कम्युनिकेशन्स अधिक >>

⤿

अॅरे डेटापथ उपप्रणाली CMOS इन्व्हर्टर CMOS डिझाइन वैशिष्ट्ये CMOS पॉवर मेट्रिक्स अधिक >>

✖प्रसार विलंब सामान्यत: लॉजिक गेट्समध्ये उदय वेळ किंवा पडण्याच्या वेळेस संदर्भित करतो. इनपुट स्थितीतील बदलाच्या आधारे लॉजिक गेटला त्याची आउटपुट स्थिती बदलण्यासाठी हा वेळ लागतो.ⓘ प्रसार विलंब [t_pg]			+10% -10%
✖एन-इनपुट आणि गेट हे इष्ट आउटपुटसाठी AND लॉजिक गेटमधील इनपुटची संख्या म्हणून परिभाषित केले आहे.ⓘ एन-इनपुट आणि गेट [n]			+10% -10%
✖राखाडी सेलमधील AND-OR गेट विलंब हे AND/OR गेटमधील संगणन वेळेतील विलंब म्‍हणून परिभाषित केले जाते जेव्‍हा लॉजिक पास केले जाते.ⓘ आणि-किंवा गेट विलंब [T_ao]			+10% -10%
✖के-इनपुट आणि गेट हे लॉजिकल गेट्समधील AND गेटमधील kth इनपुट म्हणून परिभाषित केले आहे.ⓘ के-इनपुट आणि गेट [K]			+10% -10%
✖मल्टीप्लेक्सर विलंब हा मल्टीप्लेक्सरचा प्रसार विलंब आहे. हे कमीतकमी pmos आणि nmos, किमान विलंब आणि किमान पॉवर डिसिपेशन प्रदर्शित करते.ⓘ मल्टीप्लेक्सर विलंब [t_mux]			+10% -10%
✖XOR विलंब XOR गेटचा प्रसार विलंब आहे.ⓘ XOR विलंब [T_xor]			+10% -10%

✖कॅरी-स्किप अ‍ॅडर विलंब करा आतापर्यंत विचारात घेतलेल्या सीपीएच्या गंभीर मार्गामध्ये अॅडरच्या प्रत्येक बिटसाठी एक गेट किंवा ट्रान्झिस्टर समाविष्ट आहे, जे मोठ्या अॅडर्ससाठी हळू असू शकते.ⓘ कॅरी-स्किप अ‍ॅडर विलंब [T_skip]

⎘ कॉपी

👎

सुत्र

LaTeX

रीसेट करा

👍

डाउनलोड करा अॅरे डेटापथ उपप्रणाली सूत्रे PDF PDF Image

कॅरी-स्किप अ‍ॅडर विलंब उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

कॅरी-स्किप अॅडर विलंब = प्रसार विलंब+2*(एन-इनपुट आणि गेट-1)*आणि-किंवा गेट विलंब+(के-इनपुट आणि गेट-1)*मल्टीप्लेक्सर विलंब+XOR विलंब
T_skip = t_pg+2*(n-1)*T_ao+(K-1)*t_mux+T_xor
हे सूत्र 7 व्हेरिएबल्स वापरते

व्हेरिएबल्स वापरलेले

कॅरी-स्किप अॅडर विलंब - (मध्ये मोजली दुसरा) - कॅरी-स्किप अ‍ॅडर विलंब करा आतापर्यंत विचारात घेतलेल्या सीपीएच्या गंभीर मार्गामध्ये अॅडरच्या प्रत्येक बिटसाठी एक गेट किंवा ट्रान्झिस्टर समाविष्ट आहे, जे मोठ्या अॅडर्ससाठी हळू असू शकते.
प्रसार विलंब - (मध्ये मोजली दुसरा) - प्रसार विलंब सामान्यत: लॉजिक गेट्समध्ये उदय वेळ किंवा पडण्याच्या वेळेस संदर्भित करतो. इनपुट स्थितीतील बदलाच्या आधारे लॉजिक गेटला त्याची आउटपुट स्थिती बदलण्यासाठी हा वेळ लागतो.
एन-इनपुट आणि गेट - एन-इनपुट आणि गेट हे इष्ट आउटपुटसाठी AND लॉजिक गेटमधील इनपुटची संख्या म्हणून परिभाषित केले आहे.
आणि-किंवा गेट विलंब - (मध्ये मोजली दुसरा) - राखाडी सेलमधील AND-OR गेट विलंब हे AND/OR गेटमधील संगणन वेळेतील विलंब म्‍हणून परिभाषित केले जाते जेव्‍हा लॉजिक पास केले जाते.
के-इनपुट आणि गेट - के-इनपुट आणि गेट हे लॉजिकल गेट्समधील AND गेटमधील kth इनपुट म्हणून परिभाषित केले आहे.
मल्टीप्लेक्सर विलंब - (मध्ये मोजली दुसरा) - मल्टीप्लेक्सर विलंब हा मल्टीप्लेक्सरचा प्रसार विलंब आहे. हे कमीतकमी pmos आणि nmos, किमान विलंब आणि किमान पॉवर डिसिपेशन प्रदर्शित करते.
XOR विलंब - (मध्ये मोजली दुसरा) - XOR विलंब XOR गेटचा प्रसार विलंब आहे.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

प्रसार विलंब: 8.01 नॅनोसेकंद --> 8.01E-09 दुसरा (रूपांतरण तपासा येथे)
एन-इनपुट आणि गेट: 2 --> कोणतेही रूपांतरण आवश्यक नाही
आणि-किंवा गेट विलंब: 2.05 नॅनोसेकंद --> 2.05E-09 दुसरा (रूपांतरण तपासा येथे)
के-इनपुट आणि गेट: 7 --> कोणतेही रूपांतरण आवश्यक नाही
मल्टीप्लेक्सर विलंब: 3.45 नॅनोसेकंद --> 3.45E-09 दुसरा (रूपांतरण तपासा येथे)
XOR विलंब: 1.49 नॅनोसेकंद --> 1.49E-09 दुसरा (रूपांतरण तपासा येथे)

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

T_skip = t_pg+2*(n-1)*T_ao+(K-1)*t_mux+T_xor --> 8.01E-09+2*(2-1)*2.05E-09+(7-1)*3.45E-09+1.49E-09

मूल्यांकन करत आहे ... ...

T_skip = 3.43E-08

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

3.43E-08 दुसरा -->34.3 नॅनोसेकंद (रूपांतरण तपासा येथे)

अंतिम उत्तर

34.3 नॅनोसेकंद <-- कॅरी-स्किप अॅडर विलंब

(गणना 00.020 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » CMOS डिझाइन आणि अनुप्रयोग » अॅरे डेटापथ उपप्रणाली » कॅरी-स्किप अ‍ॅडर विलंब

जमा

ने निर्मित शोभित दिमरी

बिपिन त्रिपाठी कुमाऊँ तंत्रज्ञान तंत्रज्ञान (बीटीकेआयटी), द्वाराहाट

शोभित दिमरी यांनी हे कॅल्क्युलेटर आणि 900+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित उर्वी राठोड

विश्वकर्मा शासकीय अभियांत्रिकी महाविद्यालय (व्हीजीईसी), अहमदाबाद

उर्वी राठोड यानी हे कॅल्क्युलेटर आणि 1900+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< अॅरे डेटापथ उपप्रणाली कॅल्क्युलेटर

ग्राउंड कॅपेसिटन्स

LaTeX जा ग्राउंड कॅपेसिटन्स = ((आक्रमक व्होल्टेज*समीप कॅपेसिटन्स)/बळी व्होल्टेज)-समीप कॅपेसिटन्स

'XOR' विलंब

LaTeX जा XOR विलंब = तरंग वेळ-(प्रसार विलंब+(गेट्स ऑन क्रिटिकल पाथ-1)*आणि-किंवा गेट विलंब)

कॅरी-रिपल अॅडर गंभीर मार्ग विलंब

LaTeX जा तरंग वेळ = प्रसार विलंब+(गेट्स ऑन क्रिटिकल पाथ-1)*आणि-किंवा गेट विलंब+XOR विलंब

एन-बिट कॅरी-स्किप अॅडर

LaTeX जा एन-बिट कॅरी स्किप अॅडर = एन-इनपुट आणि गेट*के-इनपुट आणि गेट

अजून पहा >>

कॅरी-स्किप अ‍ॅडर विलंब सुत्र

LaTeX जा

कॅरी-स्किप अॅडरचे महत्त्व काय आहे?

कॅरी-स्किप अॅडर ही अॅडर अंमलबजावणी आहे जी रिपल-कॅरी अॅडरच्या विलंबावर इतर अॅडर्सच्या तुलनेत थोडे प्रयत्न करून सुधारते. ब्लॉक-कॅरी-स्किप अॅडर तयार करण्यासाठी अनेक कॅरी-स्किप अॅडर्स वापरून सर्वात वाईट-केस विलंबाची सुधारणा साध्य केली जाते. इतर फास्ट अॅडर्सच्या विपरीत, कॅरी-स्किप अॅडरचे कार्यप्रदर्शन इनपुट बिट्सच्या काही संयोजनांनी वाढवले जाते. याचा अर्थ, गती सुधारणा केवळ संभाव्य आहे.

होम

फुकट पीडीएफ

🔍 शोधा

श्रेण्या

Let Others Know

✖

Facebook

Twitter

Copied!