✖कॅरी-रिपल अॅडर सर्किटचा रिपल टाईम क्रिटिकल पाथ विलंबाची गणना केलेला वेळ म्हणून परिभाषित केला जातो.ⓘ तरंग वेळ [Tripple] | | | +10% -10% |
✖प्रसार विलंब सामान्यत: लॉजिक गेट्समध्ये उदय वेळ किंवा पडण्याच्या वेळेस संदर्भित करतो. इनपुट स्थितीतील बदलाच्या आधारे लॉजिक गेटला त्याची आउटपुट स्थिती बदलण्यासाठी हा वेळ लागतो.ⓘ प्रसार विलंब [tpg] | | | +10% -10% |
✖क्रिटिकल पाथवरील गेट्सची व्याख्या CMOS मध्ये एका चक्राच्या वेळी आवश्यक असलेल्या लॉजिक गेटची एकूण संख्या म्हणून केली जाते.ⓘ गेट्स ऑन क्रिटिकल पाथ [Ngates] | | | +10% -10% |
✖राखाडी सेलमधील AND-OR गेट विलंब हे AND/OR गेटमधील संगणन वेळेतील विलंब म्हणून परिभाषित केले जाते जेव्‍हा लॉजिक पास केले जाते.ⓘ आणि-किंवा गेट विलंब [Tao] | | | +10% -10% |