ड्रेन व्हीएलएसआयसह पीएन जंक्शन कमी करण्याची खोली कॅल्क्युलेटर

✖स्वीकारणारा एकाग्रता अर्धसंवाहक सामग्रीमध्ये स्वीकारणारा डोपंट अणूंच्या एकाग्रतेचा संदर्भ देते.ⓘ स्वीकारणारा एकाग्रता [N_A]			+10% -10%
✖जंक्शन बिल्ट-इन व्होल्टेज हे थर्मल समतोल मध्ये अर्धसंवाहक जंक्शनवर अस्तित्वात असलेले व्होल्टेज म्हणून परिभाषित केले जाते, जेथे कोणतेही बाह्य व्होल्टेज लागू केले जात नाही.ⓘ जंक्शन अंगभूत व्होल्टेज [Ø₀]			+10% -10%
✖ड्रेन टू सोर्स पोटेन्शियल म्हणजे ड्रेन आणि सोर्स मधील संभाव्यता.ⓘ स्त्रोत संभाव्यतेसाठी निचरा [V_ds]			+10% -10%

✖ड्रेनसह पीएन जंक्शन डिप्लेशन डेप्थ ही ड्रेन टर्मिनलजवळील सेमीकंडक्टर सामग्रीमध्ये कमी होण्याच्या क्षेत्राचा विस्तार म्हणून परिभाषित केली जाते.ⓘ ड्रेन व्हीएलएसआयसह पीएन जंक्शन कमी करण्याची खोली [x_dD]

⎘ कॉपी

👎

सुत्र

✖

ड्रेन व्हीएलएसआयसह पीएन जंक्शन कमी करण्याची खोली

सुत्र

`"x"_{"dD"} = sqrt(((2*"[Permitivity-silicon]"*"[Permitivity-vacuum]")/("[Charge-e]"*"N"_{"A"}))*("Ø"_{"0"}+"V"_{"ds"}))`

उदाहरण

`"0.534467μm"=sqrt(((2*"[Permitivity-silicon]"*"[Permitivity-vacuum]")/("[Charge-e]"*"1e+16/cm³"))*("0.76V"+"1.45V"))`

कॅल्क्युलेटर

LaTeX

रीसेट करा

👍

डाउनलोड करा इलेक्ट्रॉनिक्स सुत्र PDF PDF Image

ड्रेन व्हीएलएसआयसह पीएन जंक्शन कमी करण्याची खोली उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

नाल्यासह पीएन जंक्शन कमी करणे खोली = sqrt(((2*[Permitivity-silicon]*[Permitivity-vacuum])/([Charge-e]*स्वीकारणारा एकाग्रता))*(जंक्शन अंगभूत व्होल्टेज+स्त्रोत संभाव्यतेसाठी निचरा))
x_dD = sqrt(((2*[Permitivity-silicon]*[Permitivity-vacuum])/([Charge-e]*N_A))*(Ø₀+V_ds))
हे सूत्र 3 स्थिर, 1 कार्ये, 4 व्हेरिएबल्स वापरते

सतत वापरलेले

[Permitivity-silicon] - सिलिकॉनची परवानगी मूल्य घेतले म्हणून 11.7
[Permitivity-vacuum] - व्हॅक्यूमची परवानगी मूल्य घेतले म्हणून 8.85E-12
[Charge-e] - इलेक्ट्रॉनचा चार्ज मूल्य घेतले म्हणून 1.60217662E-19

कार्ये वापरली

sqrt - स्क्वेअर रूट फंक्शन हे एक फंक्शन आहे जे इनपुट म्हणून नॉन-ऋणात्मक संख्या घेते आणि दिलेल्या इनपुट नंबरचे वर्गमूळ परत करते., sqrt(Number)

व्हेरिएबल्स वापरलेले

नाल्यासह पीएन जंक्शन कमी करणे खोली - (मध्ये मोजली मीटर) - ड्रेनसह पीएन जंक्शन डिप्लेशन डेप्थ ही ड्रेन टर्मिनलजवळील सेमीकंडक्टर सामग्रीमध्ये कमी होण्याच्या क्षेत्राचा विस्तार म्हणून परिभाषित केली जाते.
स्वीकारणारा एकाग्रता - (मध्ये मोजली 1 प्रति घनमीटर) - स्वीकारणारा एकाग्रता अर्धसंवाहक सामग्रीमध्ये स्वीकारणारा डोपंट अणूंच्या एकाग्रतेचा संदर्भ देते.
जंक्शन अंगभूत व्होल्टेज - (मध्ये मोजली व्होल्ट) - जंक्शन बिल्ट-इन व्होल्टेज हे थर्मल समतोल मध्ये अर्धसंवाहक जंक्शनवर अस्तित्वात असलेले व्होल्टेज म्हणून परिभाषित केले जाते, जेथे कोणतेही बाह्य व्होल्टेज लागू केले जात नाही.
स्त्रोत संभाव्यतेसाठी निचरा - (मध्ये मोजली व्होल्ट) - ड्रेन टू सोर्स पोटेन्शियल म्हणजे ड्रेन आणि सोर्स मधील संभाव्यता.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

स्वीकारणारा एकाग्रता: 1E+16 1 प्रति घन सेंटीमीटर --> 1E+22 1 प्रति घनमीटर (रूपांतरण तपासा येथे)
जंक्शन अंगभूत व्होल्टेज: 0.76 व्होल्ट --> 0.76 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही
स्त्रोत संभाव्यतेसाठी निचरा: 1.45 व्होल्ट --> 1.45 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

x_dD = sqrt(((2*[Permitivity-silicon]*[Permitivity-vacuum])/([Charge-e]*N_A))*(Ø₀+V_ds)) --> sqrt(((2*[Permitivity-silicon]*[Permitivity-vacuum])/([Charge-e]*1E+22))*(0.76+1.45))

मूल्यांकन करत आहे ... ...

x_dD = 5.34466520692296E-07

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

5.34466520692296E-07 मीटर -->0.534466520692296 मायक्रोमीटर (रूपांतरण तपासा येथे)

अंतिम उत्तर

0.534466520692296 ≈ 0.534467 मायक्रोमीटर <-- नाल्यासह पीएन जंक्शन कमी करणे खोली

(गणना 00.007 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » व्हीएलएसआय फॅब्रिकेशन » VLSI मटेरियल ऑप्टिमायझेशन » ड्रेन व्हीएलएसआयसह पीएन जंक्शन कमी करण्याची खोली

जमा

ने निर्मित प्रियांका पटेल

लालभाई दलपतभाई कॉलेज ऑफ इंजिनीअरिंग (LDCE), अहमदाबाद

प्रियांका पटेल यांनी हे कॅल्क्युलेटर आणि 25+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित संतोष यादव

दयानंद सागर अभियांत्रिकी महाविद्यालय (DSCE), बंगलोर

संतोष यादव यानी हे कॅल्क्युलेटर आणि 50+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< 25 VLSI मटेरियल ऑप्टिमायझेशन कॅल्क्युलेटर

बल्क डिप्लीशन रिजन चार्ज डेन्सिटी VLSI

जा बल्क डिप्लीशन क्षेत्र चार्ज घनता = -(1-((स्त्रोतासह क्षीणता क्षेत्राची बाजूकडील विस्तार+नाल्यासह क्षीणता प्रदेशाचा पार्श्व विस्तार)/(2*चॅनेलची लांबी)))*sqrt(2*[Charge-e]*[Permitivity-silicon]*[Permitivity-vacuum]*स्वीकारणारा एकाग्रता*abs(2*पृष्ठभाग संभाव्य))

शरीर प्रभाव गुणांक

जा शरीर प्रभाव गुणांक = modulus((थ्रेशोल्ड व्होल्टेज-थ्रेशोल्ड व्होल्टेज DIBL)/(sqrt(पृष्ठभाग संभाव्य+(स्त्रोत शरीर संभाव्य फरक))-sqrt(पृष्ठभाग संभाव्य)))

स्रोत VLSI सह PN जंक्शन डिप्लेशन डेप्थ

जा स्रोतासह Pn जंक्शन डिप्लेशन डेप्थ = sqrt((2*[Permitivity-silicon]*[Permitivity-vacuum]*जंक्शन अंगभूत व्होल्टेज)/([Charge-e]*स्वीकारणारा एकाग्रता))

जंक्शन अंगभूत व्होल्टेज VLSI

जा जंक्शन अंगभूत व्होल्टेज = ([BoltZ]*तापमान/[Charge-e])*ln(स्वीकारणारा एकाग्रता*दात्याची एकाग्रता/(आंतरिक एकाग्रता)^2)

एकूण स्त्रोत परजीवी कॅपेसिटन्स

जा स्त्रोत परजीवी क्षमता = (शरीर आणि स्त्रोताच्या जंक्शनमधील क्षमता*स्त्रोत प्रसाराचे क्षेत्र)+(शरीराच्या जंक्शन आणि बाजूच्या भिंतीमधील क्षमता*स्त्रोत प्रसाराची साइडवॉल परिमिती)

लहान चॅनल संपृक्तता वर्तमान VLSI

जा लहान चॅनेल संपृक्तता वर्तमान = चॅनेल रुंदी*संपृक्तता इलेक्ट्रॉन ड्रिफ्ट वेग*प्रति युनिट क्षेत्रफळ ऑक्साइड कॅपेसिटन्स*संपृक्तता ड्रेन स्त्रोत व्होल्टेज

जंक्शन करंट

जा जंक्शन चालू = (स्थिर शक्ती/बेस कलेक्टर व्होल्टेज)-(उप थ्रेशोल्ड वर्तमान+वाद चालू+गेट करंट)

पृष्ठभाग संभाव्य

जा पृष्ठभाग संभाव्य = 2*स्त्रोत शरीर संभाव्य फरक*ln(स्वीकारणारा एकाग्रता/आंतरिक एकाग्रता)

DIBL गुणांक

जा DIBL गुणांक = (थ्रेशोल्ड व्होल्टेज DIBL-थ्रेशोल्ड व्होल्टेज)/स्त्रोत संभाव्यतेसाठी निचरा

थ्रेशोल्ड व्होल्टेज जेव्हा स्त्रोत शरीराच्या संभाव्यतेवर असतो

जा थ्रेशोल्ड व्होल्टेज DIBL = DIBL गुणांक*स्त्रोत संभाव्यतेसाठी निचरा+थ्रेशोल्ड व्होल्टेज

थ्रेशोल्ड व्होल्टेज

जा थ्रेशोल्ड व्होल्टेज = गेट टू चॅनल व्होल्टेज-(चॅनल चार्ज/गेट कॅपेसिटन्स)

गेट कॅपेसिटन्स

जा गेट कॅपेसिटन्स = चॅनल चार्ज/(गेट टू चॅनल व्होल्टेज-थ्रेशोल्ड व्होल्टेज)