पृष्ठभाग संभाव्य कॅल्क्युलेटर

✖स्रोत बॉडी पोटेंशिअल फरक मोजला जातो जेव्हा बाह्यरित्या लागू केलेली क्षमता ऑक्साईड स्तरावरील व्होल्टेज ड्रॉप आणि सेमीकंडक्टरवरील व्होल्टेज ड्रॉपच्या बेरजेइतकी असते.ⓘ स्त्रोत शरीर संभाव्य फरक [V_sb]			+10% -10%
✖स्वीकारणारा एकाग्रता अर्धसंवाहक सामग्रीमध्ये स्वीकारणारा डोपंट अणूंच्या एकाग्रतेचा संदर्भ देते.ⓘ स्वीकारणारा एकाग्रता [N_A]			+10% -10%
✖आंतरिक एकाग्रता म्हणजे थर्मल समतोल येथे आंतरिक सेमीकंडक्टरमध्ये चार्ज वाहक (इलेक्ट्रॉन आणि छिद्र) च्या एकाग्रतेचा संदर्भ.ⓘ आंतरिक एकाग्रता [N_i]			+10% -10%

✖पातळ-फिल्म ट्रान्झिस्टरच्या DC गुणधर्माचे मूल्यमापन करण्यासाठी पृष्ठभाग संभाव्यता हे एक महत्त्वाचे पॅरामीटर आहे.ⓘ पृष्ठभाग संभाव्य [Φ_s]

⎘ कॉपी

👎

सुत्र

✖

पृष्ठभाग संभाव्य

सुत्र

`"Φ"_{"s"} = 2*"V"_{"sb"}*ln("N"_{"A"}/"N"_{"i"})`

उदाहरण

`"36.56754V"=2*"1.36V"*ln("1e+16/cm³"/"1.45e+10/cm³")`

कॅल्क्युलेटर

LaTeX

रीसेट करा

👍

डाउनलोड करा इलेक्ट्रॉनिक्स सुत्र PDF PDF Image

पृष्ठभाग संभाव्य उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

पृष्ठभाग संभाव्य = 2*स्त्रोत शरीर संभाव्य फरक*ln(स्वीकारणारा एकाग्रता/आंतरिक एकाग्रता)
Φ_s = 2*V_sb*ln(N_A/N_i)
हे सूत्र 1 कार्ये, 4 व्हेरिएबल्स वापरते

कार्ये वापरली

ln - नैसर्गिक लॉगरिथम, ज्याला बेस e ला लॉगरिथम असेही म्हणतात, हे नैसर्गिक घातांकीय कार्याचे व्यस्त कार्य आहे., ln(Number)

व्हेरिएबल्स वापरलेले

पृष्ठभाग संभाव्य - (मध्ये मोजली व्होल्ट) - पातळ-फिल्म ट्रान्झिस्टरच्या DC गुणधर्माचे मूल्यमापन करण्यासाठी पृष्ठभाग संभाव्यता हे एक महत्त्वाचे पॅरामीटर आहे.
स्त्रोत शरीर संभाव्य फरक - (मध्ये मोजली व्होल्ट) - स्रोत बॉडी पोटेंशिअल फरक मोजला जातो जेव्हा बाह्यरित्या लागू केलेली क्षमता ऑक्साईड स्तरावरील व्होल्टेज ड्रॉप आणि सेमीकंडक्टरवरील व्होल्टेज ड्रॉपच्या बेरजेइतकी असते.
स्वीकारणारा एकाग्रता - (मध्ये मोजली 1 प्रति घनमीटर) - स्वीकारणारा एकाग्रता अर्धसंवाहक सामग्रीमध्ये स्वीकारणारा डोपंट अणूंच्या एकाग्रतेचा संदर्भ देते.
आंतरिक एकाग्रता - (मध्ये मोजली 1 प्रति घनमीटर) - आंतरिक एकाग्रता म्हणजे थर्मल समतोल येथे आंतरिक सेमीकंडक्टरमध्ये चार्ज वाहक (इलेक्ट्रॉन आणि छिद्र) च्या एकाग्रतेचा संदर्भ.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

स्त्रोत शरीर संभाव्य फरक: 1.36 व्होल्ट --> 1.36 व्होल्ट कोणतेही रूपांतरण आवश्यक नाही
स्वीकारणारा एकाग्रता: 1E+16 1 प्रति घन सेंटीमीटर --> 1E+22 1 प्रति घनमीटर (रूपांतरण तपासा येथे)
आंतरिक एकाग्रता: 14500000000 1 प्रति घन सेंटीमीटर --> 1.45E+16 1 प्रति घनमीटर (रूपांतरण तपासा येथे)

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

Φ_s = 2*V_sb*ln(N_A/N_i) --> 2*1.36*ln(1E+22/1.45E+16)

मूल्यांकन करत आहे ... ...

Φ_s = 36.5675358441665

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

36.5675358441665 व्होल्ट --> कोणतेही रूपांतरण आवश्यक नाही

अंतिम उत्तर

36.5675358441665 ≈ 36.56754 व्होल्ट <-- पृष्ठभाग संभाव्य

(गणना 00.004 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » व्हीएलएसआय फॅब्रिकेशन » VLSI मटेरियल ऑप्टिमायझेशन » पृष्ठभाग संभाव्य

जमा

ने निर्मित शोभित दिमरी

बिपिन त्रिपाठी कुमाऊँ तंत्रज्ञान तंत्रज्ञान (बीटीकेआयटी), द्वाराहाट

शोभित दिमरी यांनी हे कॅल्क्युलेटर आणि 900+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित उर्वी राठोड

विश्वकर्मा शासकीय अभियांत्रिकी महाविद्यालय (व्हीजीईसी), अहमदाबाद

उर्वी राठोड यानी हे कॅल्क्युलेटर आणि 1900+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< 25 VLSI मटेरियल ऑप्टिमायझेशन कॅल्क्युलेटर

बल्क डिप्लीशन रिजन चार्ज डेन्सिटी VLSI

जा बल्क डिप्लीशन क्षेत्र चार्ज घनता = -(1-((स्त्रोतासह क्षीणता क्षेत्राची बाजूकडील विस्तार+नाल्यासह क्षीणता प्रदेशाचा पार्श्व विस्तार)/(2*चॅनेलची लांबी)))*sqrt(2*[Charge-e]*[Permitivity-silicon]*[Permitivity-vacuum]*स्वीकारणारा एकाग्रता*abs(2*पृष्ठभाग संभाव्य))

शरीर प्रभाव गुणांक

जा शरीर प्रभाव गुणांक = modulus((थ्रेशोल्ड व्होल्टेज-थ्रेशोल्ड व्होल्टेज DIBL)/(sqrt(पृष्ठभाग संभाव्य+(स्त्रोत शरीर संभाव्य फरक))-sqrt(पृष्ठभाग संभाव्य)))

स्रोत VLSI सह PN जंक्शन डिप्लेशन डेप्थ

जा स्रोतासह Pn जंक्शन डिप्लेशन डेप्थ = sqrt((2*[Permitivity-silicon]*[Permitivity-vacuum]*जंक्शन अंगभूत व्होल्टेज)/([Charge-e]*स्वीकारणारा एकाग्रता))

जंक्शन अंगभूत व्होल्टेज VLSI

जा जंक्शन अंगभूत व्होल्टेज = ([BoltZ]*तापमान/[Charge-e])*ln(स्वीकारणारा एकाग्रता*दात्याची एकाग्रता/(आंतरिक एकाग्रता)^2)

एकूण स्त्रोत परजीवी कॅपेसिटन्स

जा स्त्रोत परजीवी क्षमता = (शरीर आणि स्त्रोताच्या जंक्शनमधील क्षमता*स्त्रोत प्रसाराचे क्षेत्र)+(शरीराच्या जंक्शन आणि बाजूच्या भिंतीमधील क्षमता*स्त्रोत प्रसाराची साइडवॉल परिमिती)

लहान चॅनल संपृक्तता वर्तमान VLSI

जा लहान चॅनेल संपृक्तता वर्तमान = चॅनेल रुंदी*संपृक्तता इलेक्ट्रॉन ड्रिफ्ट वेग*प्रति युनिट क्षेत्रफळ ऑक्साइड कॅपेसिटन्स*संपृक्तता ड्रेन स्त्रोत व्होल्टेज

जंक्शन करंट

जा जंक्शन चालू = (स्थिर शक्ती/बेस कलेक्टर व्होल्टेज)-(उप थ्रेशोल्ड वर्तमान+वाद चालू+गेट करंट)

पृष्ठभाग संभाव्य

जा पृष्ठभाग संभाव्य = 2*स्त्रोत शरीर संभाव्य फरक*ln(स्वीकारणारा एकाग्रता/आंतरिक एकाग्रता)

DIBL गुणांक

जा DIBL गुणांक = (थ्रेशोल्ड व्होल्टेज DIBL-थ्रेशोल्ड व्होल्टेज)/स्त्रोत संभाव्यतेसाठी निचरा

थ्रेशोल्ड व्होल्टेज जेव्हा स्त्रोत शरीराच्या संभाव्यतेवर असतो

जा थ्रेशोल्ड व्होल्टेज DIBL = DIBL गुणांक*स्त्रोत संभाव्यतेसाठी निचरा+थ्रेशोल्ड व्होल्टेज

थ्रेशोल्ड व्होल्टेज

जा थ्रेशोल्ड व्होल्टेज = गेट टू चॅनल व्होल्टेज-(चॅनल चार्ज/गेट कॅपेसिटन्स)

गेट कॅपेसिटन्स

जा गेट कॅपेसिटन्स = चॅनल चार्ज/(गेट टू चॅनल व्होल्टेज-थ्रेशोल्ड व्होल्टेज)

चॅनेल शुल्क

जा चॅनल चार्ज = गेट कॅपेसिटन्स*(गेट टू चॅनल व्होल्टेज-थ्रेशोल्ड व्होल्टेज)

पूर्ण स्केलिंग VLSI नंतर ऑक्साइड कॅपेसिटन्स

जा पूर्ण स्केलिंग नंतर ऑक्साइड कॅपेसिटन्स = प्रति युनिट क्षेत्रफळ ऑक्साइड कॅपेसिटन्स*स्केलिंग फॅक्टर

गेट ऑक्साइड कॅपेसिटन्स वापरून गेटची लांबी

जा गेटची लांबी = गेट कॅपेसिटन्स/(गेट ऑक्साईड लेयरची क्षमता*गेट रुंदी)

गेट ऑक्साइड कॅपेसिटन्स

जा गेट ऑक्साईड लेयरची क्षमता = गेट कॅपेसिटन्स/(गेट रुंदी*गेटची लांबी)

सबथ्रेशोल्ड उतार

जा उप थ्रेशोल्ड उतार = स्त्रोत शरीर संभाव्य फरक*DIBL गुणांक*ln(10)

गंभीर व्होल्टेज

जा गंभीर व्होल्टेज = गंभीर इलेक्ट्रिक फील्ड*चॅनल लांबी ओलांडून इलेक्ट्रिक फील्ड

पूर्ण स्केलिंग VLSI नंतर गेट ऑक्साईडची जाडी

जा पूर्ण स्केलिंग नंतर गेट ऑक्साईड जाडी = गेट ऑक्साईड जाडी/स्केलिंग फॅक्टर

आंतरिक गेट कॅपेसिटन्स

जा एमओएस गेट ओव्हरलॅप कॅपेसिटन्स = एमओएस गेट कॅपेसिटन्स*संक्रमण रुंदी

पूर्ण स्केलिंग VLSI नंतर चॅनेलची लांबी

जा पूर्ण स्केलिंग नंतर चॅनेलची लांबी = चॅनेलची लांबी/स्केलिंग फॅक्टर

पूर्ण स्केलिंग VLSI नंतर जंक्शन डेप्थ

जा पूर्ण स्केलिंग नंतर जंक्शन खोली = जंक्शन खोली/स्केलिंग फॅक्टर

पूर्ण स्केलिंग VLSI नंतर चॅनल रुंदी

जा पूर्ण स्केलिंग नंतर चॅनेल रुंदी = चॅनेल रुंदी/स्केलिंग फॅक्टर

मोसफेटमध्ये गतिशीलता

जा MOSFET मध्ये गतिशीलता = के प्राइम/गेट ऑक्साईड लेयरची क्षमता

के-प्राइम

जा के प्राइम = MOSFET मध्ये गतिशीलता*गेट ऑक्साईड लेयरची क्षमता

पृष्ठभाग संभाव्य सुत्र

पृष्ठभाग संभाव्य = 2*स्त्रोत शरीर संभाव्य फरक*ln(स्वीकारणारा एकाग्रता/आंतरिक एकाग्रता)
Φ_s = 2*V_sb*ln(N_A/N_i)

आपण पृष्ठभागाची क्षमता का मोजतो?

सेमीकंडक्टर पृष्ठभागावरील व्होल्टेज पातळी निर्धारित करण्यासाठी पृष्ठभागाच्या संभाव्यतेची गणना केली जाते. हे CMOS ट्रान्झिस्टरमधील डिव्हाइसची कार्यक्षमता, थ्रेशोल्ड व्होल्टेज आणि वीज वापराचे मूल्यांकन करण्यात मदत करते, सर्किट डिझाइन आणि ऑप्टिमायझेशनमध्ये मदत करते.

होम

फुकट पीडीएफ

🔍 शोधा

श्रेण्या

Let Others Know

✖

Facebook

Twitter

Copied!