XOR-spanning NAND-poort Rekenmachine

↳

Elektronica

Chemische technologie

Civiel

Elektrisch

Elektronica en instrumentatie

Materiaal kunde

Mechanisch

Productie Engineering

⤿

CMOS-tijdkenmerken

Array Datapath-subsysteem

CMOS-omvormers

CMOS-ontwerpkenmerken

CMOS-subsysteem voor speciale doeleinden

CMOS-vermogensstatistieken

Kenmerken van CMOS-circuits

Kenmerken van CMOS-vertraging

✖Capaciteit 2 wordt uitgedrukt als de verhouding van de elektrische lading op elke geleider tot het potentiaalverschil (dwz de spanning) daartussen.ⓘ Capaciteit 2 [C_y]			+10% -10%
✖Basiscollectorspanning is een cruciale parameter bij de transistorvoorspanning. Het verwijst naar het spanningsverschil tussen de basis- en collectoraansluitingen van de transistor wanneer deze zich in zijn actieve toestand bevindt.ⓘ Basiscollectorspanning [V_bc]			+10% -10%
✖Capaciteit 1 wordt uitgedrukt als de verhouding van de elektrische lading op elke geleider tot het potentiaalverschil (dwz de spanning) daartussen.ⓘ Capaciteit 1 [C_x]			+10% -10%

✖XOR-spanning Nand-poort is de x-richtingspanning in de NAND-poort.ⓘ XOR-spanning NAND-poort [V_x]

⎘ Kopiëren

👎

Formule

✖

XOR-spanning NAND-poort

Formule

`"V"_{"x"} = ("C"_{"y"}*"V"_{"bc"})/("C"_{"x"}+"C"_{"y"})`

Voorbeeld

`"0.881972V"=("3.1mF"*"2.02V")/("4mF"+"3.1mF")`

Rekenmachine

LaTeX

Reset

👍

Downloaden CMOS-tijdkenmerken Formules Pdf PDF Image

XOR-spanning NAND-poort Oplossing

STAP 0: Samenvatting voorberekening

Formule gebruikt

XOR-spanning Nand Gate = (Capaciteit 2*Basiscollectorspanning)/(Capaciteit 1+Capaciteit 2)
V_x = (C_y*V_bc)/(C_x+C_y)
Deze formule gebruikt 4 Variabelen

Variabelen gebruikt

XOR-spanning Nand Gate - (Gemeten in Volt) - XOR-spanning Nand-poort is de x-richtingspanning in de NAND-poort.
Capaciteit 2 - (Gemeten in Farad) - Capaciteit 2 wordt uitgedrukt als de verhouding van de elektrische lading op elke geleider tot het potentiaalverschil (dwz de spanning) daartussen.
Basiscollectorspanning - (Gemeten in Volt) - Basiscollectorspanning is een cruciale parameter bij de transistorvoorspanning. Het verwijst naar het spanningsverschil tussen de basis- en collectoraansluitingen van de transistor wanneer deze zich in zijn actieve toestand bevindt.
Capaciteit 1 - (Gemeten in Farad) - Capaciteit 1 wordt uitgedrukt als de verhouding van de elektrische lading op elke geleider tot het potentiaalverschil (dwz de spanning) daartussen.

STAP 1: converteer ingang (en) naar basiseenheid

Capaciteit 2: 3.1 Millifarad --> 0.0031 Farad (Bekijk de conversie hier)
Basiscollectorspanning: 2.02 Volt --> 2.02 Volt Geen conversie vereist
Capaciteit 1: 4 Millifarad --> 0.004 Farad (Bekijk de conversie hier)

STAP 2: Evalueer de formule

Invoerwaarden in formule vervangen

V_x = (C_y*V_bc)/(C_x+C_y) --> (0.0031*2.02)/(0.004+0.0031)

Evalueren ... ...

V_x = 0.881971830985915

STAP 3: converteer het resultaat naar de eenheid van de uitvoer

0.881971830985915 Volt --> Geen conversie vereist

DEFINITIEVE ANTWOORD

0.881971830985915 ≈ 0.881972 Volt <-- XOR-spanning Nand Gate

(Berekening voltooid in 00.004 seconden)

Je bevindt je hier -

Huis » Engineering » Elektronica » CMOS-ontwerp en toepassingen » CMOS-tijdkenmerken » XOR-spanning NAND-poort

Credits

Gemaakt door Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri heeft deze rekenmachine gemaakt en nog 900+ meer rekenmachines!

Geverifieërd door Anshika Arya

Nationaal Instituut voor Technologie (NIT), Hamirpur

Anshika Arya heeft deze rekenmachine geverifieerd en nog 2500+ rekenmachines!

< 17 CMOS-tijdkenmerken Rekenmachines

XOR-spanning NAND-poort

Gaan XOR-spanning Nand Gate = (Capaciteit 2*Basiscollectorspanning)/(Capaciteit 1+Capaciteit 2)

Diafragmatijd voor dalende invoer

Gaan Diafragmatijd voor dalende invoer = Insteltijd bij lage logica+Houd tijd vast op hoge logica

Installatietijd bij lage logica

Gaan Insteltijd bij lage logica = Diafragmatijd voor dalende invoer-Houd tijd vast op hoge logica

Houd tijd vast bij hoge logica

Gaan Houd tijd vast op hoge logica = Diafragmatijd voor dalende invoer-Insteltijd bij lage logica

Houd de tijd vast op een lage logica

Gaan Houdtijd bij lage logica = Diafragmatijd voor stijgende invoer-Insteltijd bij hoge logica

Diafragmatijd voor stijgende invoer

Gaan Diafragmatijd voor stijgende invoer = Insteltijd bij hoge logica+Houdtijd bij lage logica

Insteltijd bij High Logic

Gaan Insteltijd bij hoge logica = Diafragmatijd voor stijgende invoer-Houdtijd bij lage logica

XOR-fasedetectorspanning

Gaan XOR-fasedetectorspanning = XOR-fasedetectorfase*XOR-fasedetector Gemiddelde spanning

XOR-fasedetectorfase

Gaan XOR-fasedetectorfase = XOR-fasedetectorspanning/XOR-fasedetector Gemiddelde spanning

XOR-fasedetectorfase met verwijzing naar detectorstroom

Gaan XOR-fasedetectorfase = XOR-fasedetectorstroom/XOR-fasedetector Gemiddelde spanning

Fasedetector Gemiddelde spanning

Gaan XOR-fasedetector Gemiddelde spanning = XOR-fasedetectorstroom/XOR-fasedetectorfase

XOR Phase Detector Current

Gaan XOR-fasedetectorstroom = XOR-fasedetectorfase*XOR-fasedetector Gemiddelde spanning

Beginspanning van knooppunt A

Gaan Initiële knooppuntspanning = Metastabiele spanning+Kleine signaaloffsetspanning

Kleine signaaloffsetspanning

Gaan Kleine signaaloffsetspanning = Initiële knooppuntspanning-Metastabiele spanning

Metastabiele spanning

Gaan Metastabiele spanning = Initiële knooppuntspanning-Kleine signaaloffsetspanning

Waarschijnlijkheid van synchronisatiestoring

Gaan Waarschijnlijkheid van synchronisatiestoring = 1/Acceptabele MTBF

Aanvaardbare MTBF

Gaan Acceptabele MTBF = 1/Waarschijnlijkheid van synchronisatiestoring

XOR-spanning NAND-poort Formule

XOR-spanning Nand Gate = (Capaciteit 2*Basiscollectorspanning)/(Capaciteit 1+Capaciteit 2)
V_x = (C_y*V_bc)/(C_x+C_y)

Leg uit wat de consequenties zijn van het delen van kosten.

Dynamische poorten zijn onderhevig aan problemen met het delen van kosten. Het delen van lading is het ernstigst wanneer de output licht wordt belast en de interne capaciteit groot is. Dynamische NAND-poorten met 4 ingangen en complexe AOI-poorten kunnen bijvoorbeeld de lading over meerdere knooppunten delen. Als de ladingsdelingsruis klein is, zal de keeper uiteindelijk de dynamische uitvoer herstellen naar VDD. Als de ladingsdelingsruis echter groot is, kan de uitvoer omdraaien en de keeper uitschakelen, wat tot onjuiste resultaten leidt.

Huis

VRIJ PDF's

🔍 Zoeken

Categorieën

Let Others Know

✖

Facebook

Twitter

Copied!