Opóźnienie multipleksera Kalkulator

↳

Elektronika

Cywilny

Elektronika i oprzyrządowanie

Elektryczny

Inżynieria chemiczna

Inżynieria materiałowa

Inżynieria produkcji

Mechaniczny

⤿

Podsystem ścieżki danych tablicowych

Charakterystyka czasu CMOS

Charakterystyka obwodu CMOS

Charakterystyka opóźnienia CMOS

Charakterystyka projektu CMOS

Falowniki CMOS

Podsystem specjalnego przeznaczenia CMOS

Wskaźniki mocy CMOS

✖Opóźnienie dodatku Carry-Skip Rozważana dotychczas ścieżka krytyczna CPA wymaga bramki lub tranzystora dla każdego bitu sumatora, co może być powolne w przypadku dużych sumatorów.ⓘ Opóźnienie dodawania pomijania przeniesienia [T_skip]			+10% -10%
✖Opóźnienie propagacji zazwyczaj odnosi się do czasu narastania lub opadania bramek logicznych. Jest to czas potrzebny bramce logicznej na zmianę stanu wyjściowego w oparciu o zmianę stanu wejściowego.ⓘ Opóźnienie propagacji [t_pg]			+10% -10%
✖Bramka AND z wejściem N jest zdefiniowana jako liczba wejść bramki logicznej AND dla pożądanego wyjścia.ⓘ Wejście N ORAZ bramka [n]			+10% -10%
✖Opóźnienie bramki AND-OR w szarej komórce definiuje się jako opóźnienie czasu obliczeniowego bramki AND/OR podczas przepuszczania przez nią logiki.ⓘ Opóźnienie bramki AND-OR [T_ao]			+10% -10%
✖Opóźnienie XOR to opóźnienie propagacji bramki XOR.ⓘ Opóźnienie XOR [T_xor]			+10% -10%
✖Bramka AND z wejściem K jest zdefiniowana jako k-te wejście bramki AND wśród bramek logicznych.ⓘ Wejście K ORAZ bramka [K]			+10% -10%

✖Opóźnienie multipleksera to opóźnienie propagacji multipleksera. Wykazuje minimalną liczbę pmos i nmos, minimalne opóźnienie i minimalne straty mocy.ⓘ Opóźnienie multipleksera [t_mux]

⎘ Kopiuj

👎

Formuła

✖

Opóźnienie multipleksera

Formuła

`"t"_{"mux"} = ("T"_{"skip"}-("t"_{"pg"}+(2*("n"-1)*"T"_{"ao"})-"T"_{"xor"}))/("K"-1)`

Przykład

`"3.946667ns"=("34.3ns"-("8.01ns"+(2*("2"-1)*"2.05ns")-"1.49ns"))/("7"-1)`

Kalkulator

LaTeX

Resetowanie

👍

Pobierać Podsystem ścieżki danych tablicowych Formuły PDF PDF Image

Opóźnienie multipleksera Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń

Formułę używana

Opóźnienie multipleksera = (Opóźnienie dodawania pomijania przeniesienia-(Opóźnienie propagacji+(2*(Wejście N ORAZ bramka-1)*Opóźnienie bramki AND-OR)-Opóźnienie XOR))/(Wejście K ORAZ bramka-1)
t_mux = (T_skip-(t_pg+(2*(n-1)*T_ao)-T_xor))/(K-1)
Ta formuła używa 7 Zmienne

Używane zmienne

Opóźnienie multipleksera - (Mierzone w Drugi) - Opóźnienie multipleksera to opóźnienie propagacji multipleksera. Wykazuje minimalną liczbę pmos i nmos, minimalne opóźnienie i minimalne straty mocy.
Opóźnienie dodawania pomijania przeniesienia - (Mierzone w Drugi) - Opóźnienie dodatku Carry-Skip Rozważana dotychczas ścieżka krytyczna CPA wymaga bramki lub tranzystora dla każdego bitu sumatora, co może być powolne w przypadku dużych sumatorów.
Opóźnienie propagacji - (Mierzone w Drugi) - Opóźnienie propagacji zazwyczaj odnosi się do czasu narastania lub opadania bramek logicznych. Jest to czas potrzebny bramce logicznej na zmianę stanu wyjściowego w oparciu o zmianę stanu wejściowego.
Wejście N ORAZ bramka - Bramka AND z wejściem N jest zdefiniowana jako liczba wejść bramki logicznej AND dla pożądanego wyjścia.
Opóźnienie bramki AND-OR - (Mierzone w Drugi) - Opóźnienie bramki AND-OR w szarej komórce definiuje się jako opóźnienie czasu obliczeniowego bramki AND/OR podczas przepuszczania przez nią logiki.
Opóźnienie XOR - (Mierzone w Drugi) - Opóźnienie XOR to opóźnienie propagacji bramki XOR.
Wejście K ORAZ bramka - Bramka AND z wejściem K jest zdefiniowana jako k-te wejście bramki AND wśród bramek logicznych.

KROK 1: Zamień wejście (a) na jednostkę bazową

Opóźnienie dodawania pomijania przeniesienia: 34.3 Nanosekunda --> 3.43E-08 Drugi (Sprawdź konwersję tutaj)
Opóźnienie propagacji: 8.01 Nanosekunda --> 8.01E-09 Drugi (Sprawdź konwersję tutaj)
Wejście N ORAZ bramka: 2 --> Nie jest wymagana konwersja
Opóźnienie bramki AND-OR: 2.05 Nanosekunda --> 2.05E-09 Drugi (Sprawdź konwersję tutaj)
Opóźnienie XOR: 1.49 Nanosekunda --> 1.49E-09 Drugi (Sprawdź konwersję tutaj)
Wejście K ORAZ bramka: 7 --> Nie jest wymagana konwersja

KROK 2: Oceń formułę

Zastępowanie wartości wejściowych we wzorze

t_mux = (T_skip-(t_pg+(2*(n-1)*T_ao)-T_xor))/(K-1) --> (3.43E-08-(8.01E-09+(2*(2-1)*2.05E-09)-1.49E-09))/(7-1)

Ocenianie ... ...

t_mux = 3.94666666666667E-09

KROK 3: Konwertuj wynik na jednostkę wyjścia

3.94666666666667E-09 Drugi -->3.94666666666667 Nanosekunda (Sprawdź konwersję tutaj)

OSTATNIA ODPOWIEDŹ

3.94666666666667 ≈ 3.946667 Nanosekunda <-- Opóźnienie multipleksera

(Obliczenie zakończone za 00.008 sekund)

Jesteś tutaj -

Dom » Inżynieria » Elektronika » Projektowanie i zastosowania CMOS » Podsystem ścieżki danych tablicowych » Opóźnienie multipleksera

Kredyty

Stworzone przez Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri utworzył ten kalkulator i 900+ więcej kalkulatorów!

Zweryfikowane przez Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod zweryfikował ten kalkulator i 1900+ więcej kalkulatorów!

< 19 Podsystem ścieżki danych tablicowych Kalkulatory

Opóźnienie multipleksera

Iść Opóźnienie multipleksera = (Opóźnienie dodawania pomijania przeniesienia-(Opóźnienie propagacji+(2*(Wejście N ORAZ bramka-1)*Opóźnienie bramki AND-OR)-Opóźnienie XOR))/(Wejście K ORAZ bramka-1)

Opóźnienie sumatora Carry-Skip

Iść Opóźnienie dodawania pomijania przeniesienia = Opóźnienie propagacji+2*(Wejście N ORAZ bramka-1)*Opóźnienie bramki AND-OR+(Wejście K ORAZ bramka-1)*Opóźnienie multipleksera+Opóźnienie XOR

Opóźnienie dodatku Carry-Looker

Iść Opóźnienie dodatku Carry-Looker = Opóźnienie propagacji+Opóźnienie propagacji grupy+((Wejście N ORAZ bramka-1)+(Wejście K ORAZ bramka-1))*Opóźnienie bramki AND-OR+Opóźnienie XOR

Opóźnienie sumatora Carry-Increamentor

Iść Opóźnienie dodawania przyrostu przeniesienia = Opóźnienie propagacji+Opóźnienie propagacji grupy+(Wejście K ORAZ bramka-1)*Opóźnienie bramki AND-OR+Opóźnienie XOR

Krytyczne opóźnienie w bramkach

Iść Krytyczne opóźnienie w bramkach = Opóźnienie propagacji+(Wejście N ORAZ bramka+(Wejście K ORAZ bramka-2))*Opóźnienie bramki AND-OR+Opóźnienie multipleksera

Opóźnienie propagacji grupy

Iść Opóźnienie propagacji = Opóźnienie dodawania drzewa-(log2(Częstotliwość bezwzględna)*Opóźnienie bramki AND-OR+Opóźnienie XOR)

Tree Adder Delay

Iść Opóźnienie dodawania drzewa = Opóźnienie propagacji+log2(Częstotliwość bezwzględna)*Opóźnienie bramki AND-OR+Opóźnienie XOR

Pojemność komórki

Iść Pojemność ogniwa = (Pojemność bitowa*2*Wahania napięcia na Bitline)/(Napięcie dodatnie-(Wahania napięcia na Bitline*2))

Opóźnienie „XOR”.

Iść Opóźnienie XOR = Czas tętnienia-(Opóźnienie propagacji+(Bramy na ścieżce krytycznej-1)*Opóźnienie bramki AND-OR)

Opóźnienie ścieżki krytycznej Carry-Ripple Adder

Iść Czas tętnienia = Opóźnienie propagacji+(Bramy na ścieżce krytycznej-1)*Opóźnienie bramki AND-OR+Opóźnienie XOR

Pojemność bitowa

Iść Pojemność bitowa = ((Napięcie dodatnie*Pojemność ogniwa)/(2*Wahania napięcia na Bitline))-Pojemność ogniwa

Zmiana napięcia na Bitline

Iść Wahania napięcia na Bitline = (Napięcie dodatnie/2)*Pojemność ogniwa/(Pojemność ogniwa+Pojemność bitowa)

Pojemność uziemienia

Iść Pojemność uziemienia = ((Napięcie agresora*Sąsiadująca pojemność)/Napięcie ofiary)-Sąsiadująca pojemność

Obszar pamięci zawierający N bitów

Iść Obszar komórki pamięci = (Obszar jednobitowej komórki pamięci*Częstotliwość bezwzględna)/Wydajność macierzy

Obszar komórki pamięci

Iść Obszar jednobitowej komórki pamięci = (Wydajność macierzy*Obszar komórki pamięci)/Częstotliwość bezwzględna

Wydajność macierzy

Iść Wydajność macierzy = (Obszar jednobitowej komórki pamięci*Częstotliwość bezwzględna)/Obszar komórki pamięci

Dodatek N-Bit Carry-Skip

Iść N-bitowy dodatek pomijający przeniesienie = Wejście N ORAZ bramka*Wejście K ORAZ bramka

Bramka „I” z wejściem N

Iść Wejście N ORAZ bramka = N-bitowy dodatek pomijający przeniesienie/Wejście K ORAZ bramka

Bramka „I” wejścia K

Iść Wejście K ORAZ bramka = N-bitowy dodatek pomijający przeniesienie/Wejście N ORAZ bramka

Opóźnienie multipleksera Formułę

Co to jest współdzielenie opłat? Wyjaśnij problem z podziałem opłat podczas pobierania danych z magistrali?

W szeregowo połączonej logice NMOS pojemność wejściowa każdej bramki dzieli ładunek z pojemnością obciążenia, o którą poziomy logiczne drastycznie różnią się od pożądanego. Aby to wyeliminować, pojemność obciążenia musi być bardzo wysoka w porównaniu z pojemnością wejściową bramek (około 10 razy).

Dom

BEZPŁATNY pliki PDF

🔍 Szukaj

Kategorie

Dzielić

Let Others Know

✖

Facebook

Twitter

Copied!