Napięcie przesunięcia tranzystora MOSFET z obciążeniem prądowo-lustrzanym Kalkulator

✖Napięcie progowe tranzystora to minimalne napięcie bramki do źródła, które jest potrzebne do utworzenia ścieżki przewodzącej pomiędzy zaciskami źródła i drenu.ⓘ Próg napięcia [V_t]			+10% -10%
✖Wymuszone wzmocnienie prądu wspólnego emitera to stosunek prądu kolektora i prądu bazy w trybie nasycenia.ⓘ Wymuszone wzmocnienie prądu wspólnego emitera [β_forced]			+10% -10%

✖Wejściowe napięcie niezrównoważenia to napięcie, które należy przyłożyć między dwoma zaciskami wejściowymi wzmacniacza operacyjnego, aby uzyskać zero woltów na wyjściu.ⓘ Napięcie przesunięcia tranzystora MOSFET z obciążeniem prądowo-lustrzanym [V_os]

⎘ Kopiuj

👎

Formuła

✖

Napięcie przesunięcia tranzystora MOSFET z obciążeniem prądowo-lustrzanym

Formuła

`"V"_{"os"} = -(2*"V"_{"t"})/"β"_{"forced"}`

Przykład

`"-3.545455V"=-(2*"19.5V")/"11"`

Kalkulator

LaTeX

Resetowanie

👍

Pobierać Wzmacniacze MOSFET Formuły PDF PDF Image

Napięcie przesunięcia tranzystora MOSFET z obciążeniem prądowo-lustrzanym Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń

Formułę używana

Napięcie niezrównoważenia wejścia = -(2*Próg napięcia)/Wymuszone wzmocnienie prądu wspólnego emitera
V_os = -(2*V_t)/β_forced
Ta formuła używa 3 Zmienne

Używane zmienne

Napięcie niezrównoważenia wejścia - (Mierzone w Wolt) - Wejściowe napięcie niezrównoważenia to napięcie, które należy przyłożyć między dwoma zaciskami wejściowymi wzmacniacza operacyjnego, aby uzyskać zero woltów na wyjściu.
Próg napięcia - (Mierzone w Wolt) - Napięcie progowe tranzystora to minimalne napięcie bramki do źródła, które jest potrzebne do utworzenia ścieżki przewodzącej pomiędzy zaciskami źródła i drenu.
Wymuszone wzmocnienie prądu wspólnego emitera - Wymuszone wzmocnienie prądu wspólnego emitera to stosunek prądu kolektora i prądu bazy w trybie nasycenia.

KROK 1: Zamień wejście (a) na jednostkę bazową

Próg napięcia: 19.5 Wolt --> 19.5 Wolt Nie jest wymagana konwersja
Wymuszone wzmocnienie prądu wspólnego emitera: 11 --> Nie jest wymagana konwersja

KROK 2: Oceń formułę

Zastępowanie wartości wejściowych we wzorze

V_os = -(2*V_t)/β_forced --> -(2*19.5)/11

Ocenianie ... ...

V_os = -3.54545454545455

KROK 3: Konwertuj wynik na jednostkę wyjścia

-3.54545454545455 Wolt --> Nie jest wymagana konwersja

OSTATNIA ODPOWIEDŹ

-3.54545454545455 ≈ -3.545455 Wolt <-- Napięcie niezrównoważenia wejścia

(Obliczenie zakończone za 00.004 sekund)

Jesteś tutaj -

Dom » Inżynieria » Elektronika » Wzmacniacze » Wzmacniacze MOSFET » Przesunięcie prądu stałego » Napięcie przesunięcia tranzystora MOSFET z obciążeniem prądowo-lustrzanym

Kredyty

Stworzone przez Payal Priya

Birsa Institute of Technology (KAWAŁEK), Sindri

Payal Priya utworzył ten kalkulator i 600+ więcej kalkulatorów!

Zweryfikowane przez Anshika Arya

Narodowy Instytut Technologii (GNIDA), Hamirpur

Anshika Arya zweryfikował ten kalkulator i 2500+ więcej kalkulatorów!

< 4 Przesunięcie prądu stałego Kalkulatory

Prąd podczas pracy z różnicowym napięciem wejściowym

Iść Całkowity prąd = 1/2*(Parametr transkonduktancji procesu*Współczynnik proporcji)*(Napięcie na diodzie-Próg napięcia)^2

Napięcie wyjściowe wzmacniacza napięcia

Iść Napięcie wyjściowe = Napięcie źródła-(Prąd spustowy*Odporność na obciążenie)

Napięcie przesunięcia tranzystora MOSFET z obciążeniem prądowo-lustrzanym

Iść Napięcie niezrównoważenia wejścia = -(2*Próg napięcia)/Wymuszone wzmocnienie prądu wspólnego emitera

Maksymalne różnicowe napięcie wejściowe tranzystora MOSFET przy danym napięciu przesterowania

Iść Różnicowy sygnał wejściowy = sqrt(2)*Efektywne napięcie

Napięcie przesunięcia tranzystora MOSFET z obciążeniem prądowo-lustrzanym Formułę

Napięcie niezrównoważenia wejścia = -(2*Próg napięcia)/Wymuszone wzmocnienie prądu wspólnego emitera
V_os = -(2*V_t)/β_forced

Co powoduje napięcie przesunięcia?

Przyczyna napięcia wejściowego przesunięcia jest dobrze znana - jest ona spowodowana nieodłącznym niedopasowaniem tranzystorów wejściowych i elementów podczas wytwarzania matrycy krzemowej oraz naprężeniami występującymi na matrycy podczas procesu pakowania (niewielki udział).

Dom

BEZPŁATNY pliki PDF

🔍 Szukaj

Kategorie

Dzielić

Let Others Know

✖

Facebook

Twitter

Copied!