Capacitância de bits Calculadora

↳

Eletrônicos

Ciência de materiais

Civil

Elétrico

Eletrônica e Instrumentação

Engenharia de Produção

Engenheiro químico

Mecânico

⤿

Subsistema de Datapath de matriz

Características de atraso CMOS

Características de projeto CMOS

Características de tempo CMOS

Características do circuito CMOS

Inversores CMOS

Métricas de potência CMOS

Subsistema de finalidade especial CMOS

✖A tensão positiva é definida como a tensão calculada quando o circuito está conectado à fonte de alimentação. Geralmente é chamada de Vdd ou fonte de alimentação do circuito.ⓘ Tensão Positiva [V_dd]			+10% -10%
✖Capacitância da célula é a capacitância da célula individual.ⓘ Capacitância Celular [C_cell]			+10% -10%
✖Voltage Swing on Bitline é definido como uma arquitetura SRAM de bitline local full-swing, que é baseada na tecnologia FinFET de 22 nm para operação de baixa tensão.ⓘ Oscilação de tensão no Bitline [ΔV]			+10% -10%

✖Capacitância de bit é a capacitância de um bit em cmos vlsi.ⓘ Capacitância de bits [C_bit]

⎘ Cópia De

👎

Fórmula

✖

Capacitância de bits

Fórmula

`"C"_{"bit"} = (("V"_{"dd"}*"C"_{"cell"})/(2*"ΔV"))-"C"_{"cell"}`

Exemplo

`"12.38714pF"=(("2.58V"*"5.98pF")/(2*"0.42V"))-"5.98pF"`

Calculadora

LaTeX

Redefinir

👍

Download Subsistema de Datapath de matriz Fórmulas PDF PDF Image

Capacitância de bits Solução

ETAPA 0: Resumo de pré-cálculo

Fórmula Usada

Capacitância de bits = ((Tensão Positiva*Capacitância Celular)/(2*Oscilação de tensão no Bitline))-Capacitância Celular
C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell
Esta fórmula usa 4 Variáveis

Variáveis Usadas

Capacitância de bits - (Medido em Farad) - Capacitância de bit é a capacitância de um bit em cmos vlsi.
Tensão Positiva - (Medido em Volt) - A tensão positiva é definida como a tensão calculada quando o circuito está conectado à fonte de alimentação. Geralmente é chamada de Vdd ou fonte de alimentação do circuito.
Capacitância Celular - (Medido em Farad) - Capacitância da célula é a capacitância da célula individual.
Oscilação de tensão no Bitline - (Medido em Volt) - Voltage Swing on Bitline é definido como uma arquitetura SRAM de bitline local full-swing, que é baseada na tecnologia FinFET de 22 nm para operação de baixa tensão.

ETAPA 1: Converter entrada (s) em unidade de base

Tensão Positiva: 2.58 Volt --> 2.58 Volt Nenhuma conversão necessária
Capacitância Celular: 5.98 Picofarad --> 5.98E-12 Farad (Verifique a conversão aqui)
Oscilação de tensão no Bitline: 0.42 Volt --> 0.42 Volt Nenhuma conversão necessária

ETAPA 2: Avalie a Fórmula

Substituindo valores de entrada na fórmula

C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell --> ((2.58*5.98E-12)/(2*0.42))-5.98E-12

Avaliando ... ...

C_bit = 1.23871428571429E-11

PASSO 3: Converta o Resultado em Unidade de Saída

1.23871428571429E-11 Farad -->12.3871428571429 Picofarad (Verifique a conversão aqui)

RESPOSTA FINAL

12.3871428571429 ≈ 12.38714 Picofarad <-- Capacitância de bits

(Cálculo concluído em 00.004 segundos)

Você está aqui -

Casa » Engenharia » Eletrônicos » Design e aplicações CMOS » Subsistema de Datapath de matriz » Capacitância de bits

Créditos

Criado por Shobhit Dimri

Instituto de Tecnologia Bipin Tripathi Kumaon (BTKIT), Dwarahat

Shobhit Dimri criou esta calculadora e mais 900+ calculadoras!

Verificado por Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod verificou esta calculadora e mais 1900+ calculadoras!

< 19 Subsistema de Datapath de matriz Calculadoras

Atraso do somador Carry-Looker

Vai Atraso do somador Carry-Looker = Atraso de propagação+Atraso de propagação de grupo+((Entrada N E Porta-1)+(Entrada K E Porta-1))*Atraso da porta AND-OR+Atraso XOR

Multiplexer Delay

Vai Atraso do multiplexador = (Atraso do somador Carry-Skip-(Atraso de propagação+(2*(Entrada N E Porta-1)*Atraso da porta AND-OR)-Atraso XOR))/(Entrada K E Porta-1)

Atraso Carry-Skip Adder

Vai Atraso do somador Carry-Skip = Atraso de propagação+2*(Entrada N E Porta-1)*Atraso da porta AND-OR+(Entrada K E Porta-1)*Atraso do multiplexador+Atraso XOR

Atraso do somador do Carry-Increamentor

Vai Atraso do adicionador de incremento de transporte = Atraso de propagação+Atraso de propagação de grupo+(Entrada K E Porta-1)*Atraso da porta AND-OR+Atraso XOR

Atraso Crítico em Portões

Vai Atraso Crítico em Portões = Atraso de propagação+(Entrada N E Porta+(Entrada K E Porta-2))*Atraso da porta AND-OR+Atraso do multiplexador

Atraso de Propagação de Grupo

Vai Atraso de propagação = Atraso do Somador de Árvore-(log2(Frequência Absoluta)*Atraso da porta AND-OR+Atraso XOR)

Atraso de adição de árvore

Vai Atraso do Somador de Árvore = Atraso de propagação+log2(Frequência Absoluta)*Atraso da porta AND-OR+Atraso XOR

Capacitância Celular

Vai Capacitância Celular = (Capacitância de bits*2*Oscilação de tensão no Bitline)/(Tensão Positiva-(Oscilação de tensão no Bitline*2))

Capacitância de bits

Vai Capacitância de bits = ((Tensão Positiva*Capacitância Celular)/(2*Oscilação de tensão no Bitline))-Capacitância Celular

Oscilação de tensão na linha de bits

Vai Oscilação de tensão no Bitline = (Tensão Positiva/2)*Capacitância Celular/(Capacitância Celular+Capacitância de bits)

Atraso 'XOR'

Vai Atraso XOR = Tempo de ondulação-(Atraso de propagação+(Portões no Caminho Crítico-1)*Atraso da porta AND-OR)

Capacitância de Terra

Vai Capacitância de Terra = ((Tensão Agressora*Capacitância Adjacente)/Tensão da Vítima)-Capacitância Adjacente

Carry-Ripple Adder Critical Path Delay

Vai Tempo de ondulação = Atraso de propagação+(Portões no Caminho Crítico-1)*Atraso da porta AND-OR+Atraso XOR

Área de memória contendo N bits

Vai Área da Célula de Memória = (Área da célula de memória de um bit*Frequência Absoluta)/Eficiência da matriz

Área da Célula de Memória

Vai Área da célula de memória de um bit = (Eficiência da matriz*Área da Célula de Memória)/Frequência Absoluta

Eficiência do Array

Vai Eficiência da matriz = (Área da célula de memória de um bit*Frequência Absoluta)/Área da Célula de Memória

Adicionador Carry-Skip de N-Bit

Vai Adicionador de salto de transporte de N bits = Entrada N E Porta*Entrada K E Porta

K-Input 'E' Gate

Vai Entrada K E Porta = Adicionador de salto de transporte de N bits/Entrada N E Porta

N-Input 'E' Gate

Vai Entrada N E Porta = Adicionador de salto de transporte de N bits/Entrada K E Porta

Capacitância de bits Fórmula

Capacitância de bits = ((Tensão Positiva*Capacitância Celular)/(2*Oscilação de tensão no Bitline))-Capacitância Celular
C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell

Como as várias capacitâncias variam em RAM dinâmica ou DRAM?

A célula do capacitor DRAM deve ser tão pequena fisicamente quanto possível para atingir uma boa densidade. No entanto, a linha de bits está em contato com muitas células DRAM e possui um bit C de capacitância relativamente grande. Portanto, a capacitância da célula é normalmente muito menor que a capacitância da linha de bits. Uma grande capacitância de célula é importante para fornecer uma oscilação de tensão razoável. Também é necessário reter o conteúdo da célula por um tempo aceitável e minimizar erros de software.

Casa

LIVRE PDFs

🔍 Procurar

Categorias

Let Others Know

✖

Facebook

Twitter

Copied!