Bitkapazität Taschenrechner

↳

Elektronik

Bürgerlich

Chemieingenieurwesen

Elektrisch

Elektronik und Instrumentierung

Fertigungstechnik

Materialwissenschaften

Mechanisch

⤿

Array-Datenpfad-Subsystem

CMOS-Designmerkmale

CMOS-Leistungsmetriken

CMOS-Spezialsubsystem

CMOS-Verzögerungseigenschaften

CMOS-Wechselrichter

CMOS-Zeiteigenschaften

Eigenschaften der CMOS-Schaltung

✖Die positive Spannung ist als die Spannung definiert, die berechnet wird, wenn der Stromkreis an die Stromversorgung angeschlossen wird. Sie wird normalerweise als Vdd oder Stromversorgung des Stromkreises bezeichnet.ⓘ Positive Spannung [V_dd]			+10% -10%
✖Die Zellkapazität ist die Kapazität einer einzelnen Zelle.ⓘ Zellkapazität [C_cell]			+10% -10%
✖Unter „Voltage Swing on Bitline“ versteht man eine Full-Swing-Local-Bitline-SRAM-Architektur, die auf der 22-nm-FinFET-Technologie für den Niederspannungsbetrieb basiert.ⓘ Spannungsschwankung auf Bitline [ΔV]			+10% -10%

✖Die Bitkapazität ist die Kapazität eines Bits in cmos vlsi.ⓘ Bitkapazität [C_bit]

⎘ Kopie

👎

Formel

✖

Bitkapazität

Formel

`"C"_{"bit"} = (("V"_{"dd"}*"C"_{"cell"})/(2*"ΔV"))-"C"_{"cell"}`

Beispiel

`"12.38714pF"=(("2.58V"*"5.98pF")/(2*"0.42V"))-"5.98pF"`

Taschenrechner

LaTeX

Rücksetzen

👍

Herunterladen Array-Datenpfad-Subsystem Formeln Pdf PDF Image

Bitkapazität Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung

Gebrauchte Formel

Bitkapazität = ((Positive Spannung*Zellkapazität)/(2*Spannungsschwankung auf Bitline))-Zellkapazität
C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell
Diese formel verwendet 4 Variablen

Verwendete Variablen

Bitkapazität - (Gemessen in Farad) - Die Bitkapazität ist die Kapazität eines Bits in cmos vlsi.
Positive Spannung - (Gemessen in Volt) - Die positive Spannung ist als die Spannung definiert, die berechnet wird, wenn der Stromkreis an die Stromversorgung angeschlossen wird. Sie wird normalerweise als Vdd oder Stromversorgung des Stromkreises bezeichnet.
Zellkapazität - (Gemessen in Farad) - Die Zellkapazität ist die Kapazität einer einzelnen Zelle.
Spannungsschwankung auf Bitline - (Gemessen in Volt) - Unter „Voltage Swing on Bitline“ versteht man eine Full-Swing-Local-Bitline-SRAM-Architektur, die auf der 22-nm-FinFET-Technologie für den Niederspannungsbetrieb basiert.

SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit

Positive Spannung: 2.58 Volt --> 2.58 Volt Keine Konvertierung erforderlich
Zellkapazität: 5.98 Pikofarad --> 5.98E-12 Farad (Überprüfen sie die konvertierung hier)
Spannungsschwankung auf Bitline: 0.42 Volt --> 0.42 Volt Keine Konvertierung erforderlich

SCHRITT 2: Formel auswerten

Eingabewerte in Formel ersetzen

C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell --> ((2.58*5.98E-12)/(2*0.42))-5.98E-12

Auswerten ... ...

C_bit = 1.23871428571429E-11

SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit

1.23871428571429E-11 Farad -->12.3871428571429 Pikofarad (Überprüfen sie die konvertierung hier)

ENDGÜLTIGE ANTWORT

12.3871428571429 ≈ 12.38714 Pikofarad <-- Bitkapazität

(Berechnung in 00.004 sekunden abgeschlossen)

Du bist da -

Zuhause » Maschinenbau » Elektronik » CMOS-Design und Anwendungen » Array-Datenpfad-Subsystem » Bitkapazität

Credits

Erstellt von Shobhit Dimri

Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat

Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!

Geprüft von Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

< 19 Array-Datenpfad-Subsystem Taschenrechner

Verzögerung des Carry-Looker-Addierers

Gehen Verzögerung des Carry-Looker-Addierers = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+((N-Eingang UND Tor-1)+(K-Eingang UND Tor-1))*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Multiplexer-Verzögerung

Gehen Multiplexer-Verzögerung = (Carry-Skip-Addiererverzögerung-(Ausbreitungsverzögerung+(2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung)-XOR-Verzögerung))/(K-Eingang UND Tor-1)

Carry-Skip Adder Delay

Gehen Carry-Skip-Addiererverzögerung = Ausbreitungsverzögerung+2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+(K-Eingang UND Tor-1)*Multiplexer-Verzögerung+XOR-Verzögerung

Carry-Increamentor Adder Delay

Gehen Übertrags-Inkrementator-Addierer-Verzögerung = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+(K-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Kritische Verzögerung bei Gates

Gehen Kritische Verzögerung bei Gates = Ausbreitungsverzögerung+(N-Eingang UND Tor+(K-Eingang UND Tor-2))*UND-ODER-Gate-Verzögerung+Multiplexer-Verzögerung

Verzögerung der Gruppenausbreitung

Gehen Ausbreitungsverzögerung = Verzögerung des Baumaddierers-(log2(Absolute Frequenz)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung)

Verzögerung der Baumaddierer

Gehen Verzögerung des Baumaddierers = Ausbreitungsverzögerung+log2(Absolute Frequenz)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Zellkapazität

Gehen Zellkapazität = (Bitkapazität*2*Spannungsschwankung auf Bitline)/(Positive Spannung-(Spannungsschwankung auf Bitline*2))

'XOR'-Verzögerung

Gehen XOR-Verzögerung = Ripple-Zeit-(Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung)

Kritische Pfadverzögerung des Carry-Ripple-Addierers

Gehen Ripple-Zeit = Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Bitkapazität

Gehen Bitkapazität = ((Positive Spannung*Zellkapazität)/(2*Spannungsschwankung auf Bitline))-Zellkapazität

Spannungsschwankung an der Bitleitung

Gehen Spannungsschwankung auf Bitline = (Positive Spannung/2)*Zellkapazität/(Zellkapazität+Bitkapazität)

Erdkapazität

Gehen Erdkapazität = ((Angreiferspannung*Angrenzende Kapazität)/Opferspannung)-Angrenzende Kapazität

Speicherbereich mit N Bits

Gehen Bereich der Gedächtniszelle = (Bereich einer Ein-Bit-Speicherzelle*Absolute Frequenz)/Array-Effizienz

Bereich der Speicherzelle

Gehen Bereich einer Ein-Bit-Speicherzelle = (Array-Effizienz*Bereich der Gedächtniszelle)/Absolute Frequenz

Array-Effizienz

Gehen Array-Effizienz = (Bereich einer Ein-Bit-Speicherzelle*Absolute Frequenz)/Bereich der Gedächtniszelle

N-Bit Carry-Skip-Addierer

Gehen N-Bit-Carry-Skip-Addierer = N-Eingang UND Tor*K-Eingang UND Tor

K-Eingang 'Und' Gatter

Gehen K-Eingang UND Tor = N-Bit-Carry-Skip-Addierer/N-Eingang UND Tor

N-Eingang 'Und' Gatter

Gehen N-Eingang UND Tor = N-Bit-Carry-Skip-Addierer/K-Eingang UND Tor

Bitkapazität Formel

Bitkapazität = ((Positive Spannung*Zellkapazität)/(2*Spannungsschwankung auf Bitline))-Zellkapazität
C_bit = ((V_dd*C_cell)/(2*ΔV))-C_cell

Wie variieren verschiedene Kapazitäten in dynamischem RAM oder DRAM?

Die DRAM-Kondensatorzelle muss physikalisch so klein wie möglich sein, um eine gute Dichte zu erreichen. Allerdings ist die Bitleitung bei vielen DRAM-Zellen kontaktiert und weist eine relativ große Kapazität C Bit auf. Daher ist die Zellkapazität typischerweise viel kleiner als die Bitleitungskapazität. Eine große Zellkapazität ist wichtig, um einen angemessenen Spannungshub zu gewährleisten. Außerdem ist es notwendig, den Inhalt der Zelle über einen annehmbar langen Zeitraum aufzubewahren und weiche Fehler zu minimieren.

Zuhause

FREI PDFs

🔍 Suche

Kategorien

Let Others Know

✖

Facebook

Twitter

Copied!