Carry-Increamentor Adder Delay Taschenrechner

↳

Elektronik

Bürgerlich

Chemieingenieurwesen

Elektrisch

Elektronik und Instrumentierung

Fertigungstechnik

Materialwissenschaften

Mechanisch

⤿

Array-Datenpfad-Subsystem

CMOS-Designmerkmale

CMOS-Leistungsmetriken

CMOS-Spezialsubsystem

CMOS-Verzögerungseigenschaften

CMOS-Wechselrichter

CMOS-Zeiteigenschaften

Eigenschaften der CMOS-Schaltung

✖Die Ausbreitungsverzögerung bezieht sich typischerweise auf die Anstiegszeit oder Abfallzeit in Logikgattern. Dies ist die Zeit, die ein Logikgatter benötigt, um seinen Ausgangszustand basierend auf einer Änderung des Eingangszustands zu ändern.ⓘ Ausbreitungsverzögerung [t_pg]			+10% -10%
✖Die Gruppenausbreitungsverzögerung ist eine Geräteleistungseigenschaft, die zur Charakterisierung der Zeitverzögerung beiträgt.ⓘ Gruppenausbreitungsverzögerung [t_gp]			+10% -10%
✖Das UND-Gatter mit K-Eingang ist als der k-te Eingang im UND-Gatter unter den logischen Gattern definiert.ⓘ K-Eingang UND Tor [K]			+10% -10%
✖Die Verzögerung des UND-ODER-Gatters in der grauen Zelle ist definiert als die Verzögerung der Rechenzeit im UND/ODER-Gatter, wenn die Logik durch dieses hindurchgeleitet wird.ⓘ UND-ODER-Gate-Verzögerung [T_ao]			+10% -10%
✖Die XOR-Verzögerung ist die Ausbreitungsverzögerung des XOR-Gatters.ⓘ XOR-Verzögerung [T_xor]			+10% -10%

✖Die Übertrags-Inkrementator-Addierer-Verzögerung ist definiert als r Zellen mit höherer Wertigkeit, die verwendet werden können, um die Welligkeitsoperation zu beschleunigen und das Generierungssignal der ersten Gruppe zu erzeugen.ⓘ Carry-Increamentor Adder Delay [T_inc]

⎘ Kopie

👎

Formel

✖

Carry-Increamentor Adder Delay

Formel

`"T"_{"inc"} = "t"_{"pg"}+"t"_{"gp"}+("K"-1)*"T"_{"ao"}+"T"_{"xor"}`

Beispiel

`"27.3ns"="8.01ns"+"5.5ns"+("7"-1)*"2.05ns"+"1.49ns"`

Taschenrechner

LaTeX

Rücksetzen

👍

Herunterladen Array-Datenpfad-Subsystem Formeln Pdf PDF Image

Carry-Increamentor Adder Delay Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung

Gebrauchte Formel

Übertrags-Inkrementator-Addierer-Verzögerung = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+(K-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung
T_inc = t_pg+t_gp+(K-1)*T_ao+T_xor
Diese formel verwendet 6 Variablen

Verwendete Variablen

Übertrags-Inkrementator-Addierer-Verzögerung - (Gemessen in Zweite) - Die Übertrags-Inkrementator-Addierer-Verzögerung ist definiert als r Zellen mit höherer Wertigkeit, die verwendet werden können, um die Welligkeitsoperation zu beschleunigen und das Generierungssignal der ersten Gruppe zu erzeugen.
Ausbreitungsverzögerung - (Gemessen in Zweite) - Die Ausbreitungsverzögerung bezieht sich typischerweise auf die Anstiegszeit oder Abfallzeit in Logikgattern. Dies ist die Zeit, die ein Logikgatter benötigt, um seinen Ausgangszustand basierend auf einer Änderung des Eingangszustands zu ändern.
Gruppenausbreitungsverzögerung - (Gemessen in Zweite) - Die Gruppenausbreitungsverzögerung ist eine Geräteleistungseigenschaft, die zur Charakterisierung der Zeitverzögerung beiträgt.
K-Eingang UND Tor - Das UND-Gatter mit K-Eingang ist als der k-te Eingang im UND-Gatter unter den logischen Gattern definiert.
UND-ODER-Gate-Verzögerung - (Gemessen in Zweite) - Die Verzögerung des UND-ODER-Gatters in der grauen Zelle ist definiert als die Verzögerung der Rechenzeit im UND/ODER-Gatter, wenn die Logik durch dieses hindurchgeleitet wird.
XOR-Verzögerung - (Gemessen in Zweite) - Die XOR-Verzögerung ist die Ausbreitungsverzögerung des XOR-Gatters.

SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit

Ausbreitungsverzögerung: 8.01 Nanosekunde --> 8.01E-09 Zweite (Überprüfen sie die konvertierung hier)
Gruppenausbreitungsverzögerung: 5.5 Nanosekunde --> 5.5E-09 Zweite (Überprüfen sie die konvertierung hier)
K-Eingang UND Tor: 7 --> Keine Konvertierung erforderlich
UND-ODER-Gate-Verzögerung: 2.05 Nanosekunde --> 2.05E-09 Zweite (Überprüfen sie die konvertierung hier)
XOR-Verzögerung: 1.49 Nanosekunde --> 1.49E-09 Zweite (Überprüfen sie die konvertierung hier)

SCHRITT 2: Formel auswerten

Eingabewerte in Formel ersetzen

T_inc = t_pg+t_gp+(K-1)*T_ao+T_xor --> 8.01E-09+5.5E-09+(7-1)*2.05E-09+1.49E-09

Auswerten ... ...

T_inc = 2.73E-08

SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit

2.73E-08 Zweite -->27.3 Nanosekunde (Überprüfen sie die konvertierung hier)

ENDGÜLTIGE ANTWORT

27.3 Nanosekunde <-- Übertrags-Inkrementator-Addierer-Verzögerung

(Berechnung in 00.004 sekunden abgeschlossen)

Du bist da -

Zuhause » Maschinenbau » Elektronik » CMOS-Design und Anwendungen » Array-Datenpfad-Subsystem » Carry-Increamentor Adder Delay

Credits

Erstellt von Shobhit Dimri

Bipin Tripathi Kumaon Institut für Technologie (BTKIT), Dwarahat

Shobhit Dimri hat diesen Rechner und 900+ weitere Rechner erstellt!

Geprüft von Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod hat diesen Rechner und 1900+ weitere Rechner verifiziert!

< 19 Array-Datenpfad-Subsystem Taschenrechner

Verzögerung des Carry-Looker-Addierers

Gehen Verzögerung des Carry-Looker-Addierers = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+((N-Eingang UND Tor-1)+(K-Eingang UND Tor-1))*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Multiplexer-Verzögerung

Gehen Multiplexer-Verzögerung = (Carry-Skip-Addiererverzögerung-(Ausbreitungsverzögerung+(2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung)-XOR-Verzögerung))/(K-Eingang UND Tor-1)

Carry-Skip Adder Delay

Gehen Carry-Skip-Addiererverzögerung = Ausbreitungsverzögerung+2*(N-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+(K-Eingang UND Tor-1)*Multiplexer-Verzögerung+XOR-Verzögerung

Carry-Increamentor Adder Delay

Gehen Übertrags-Inkrementator-Addierer-Verzögerung = Ausbreitungsverzögerung+Gruppenausbreitungsverzögerung+(K-Eingang UND Tor-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Kritische Verzögerung bei Gates

Gehen Kritische Verzögerung bei Gates = Ausbreitungsverzögerung+(N-Eingang UND Tor+(K-Eingang UND Tor-2))*UND-ODER-Gate-Verzögerung+Multiplexer-Verzögerung

Verzögerung der Gruppenausbreitung

Gehen Ausbreitungsverzögerung = Verzögerung des Baumaddierers-(log2(Absolute Frequenz)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung)

Verzögerung der Baumaddierer

Gehen Verzögerung des Baumaddierers = Ausbreitungsverzögerung+log2(Absolute Frequenz)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Zellkapazität

Gehen Zellkapazität = (Bitkapazität*2*Spannungsschwankung auf Bitline)/(Positive Spannung-(Spannungsschwankung auf Bitline*2))

'XOR'-Verzögerung

Gehen XOR-Verzögerung = Ripple-Zeit-(Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung)

Kritische Pfadverzögerung des Carry-Ripple-Addierers

Gehen Ripple-Zeit = Ausbreitungsverzögerung+(Gates auf kritischem Weg-1)*UND-ODER-Gate-Verzögerung+XOR-Verzögerung

Bitkapazität

Gehen Bitkapazität = ((Positive Spannung*Zellkapazität)/(2*Spannungsschwankung auf Bitline))-Zellkapazität

Spannungsschwankung an der Bitleitung

Gehen Spannungsschwankung auf Bitline = (Positive Spannung/2)*Zellkapazität/(Zellkapazität+Bitkapazität)

Erdkapazität

Gehen Erdkapazität = ((Angreiferspannung*Angrenzende Kapazität)/Opferspannung)-Angrenzende Kapazität

Speicherbereich mit N Bits

Gehen Bereich der Gedächtniszelle = (Bereich einer Ein-Bit-Speicherzelle*Absolute Frequenz)/Array-Effizienz

Bereich der Speicherzelle

Gehen Bereich einer Ein-Bit-Speicherzelle = (Array-Effizienz*Bereich der Gedächtniszelle)/Absolute Frequenz

Array-Effizienz

Gehen Array-Effizienz = (Bereich einer Ein-Bit-Speicherzelle*Absolute Frequenz)/Bereich der Gedächtniszelle

N-Bit Carry-Skip-Addierer

Gehen N-Bit-Carry-Skip-Addierer = N-Eingang UND Tor*K-Eingang UND Tor

K-Eingang 'Und' Gatter

Gehen K-Eingang UND Tor = N-Bit-Carry-Skip-Addierer/N-Eingang UND Tor

N-Eingang 'Und' Gatter

Gehen N-Eingang UND Tor = N-Bit-Carry-Skip-Addierer/K-Eingang UND Tor

Carry-Increamentor Adder Delay Formel

Was ist Carry-Inkrement-Addierer?

Die beiden n-Bit-Addierer sind dahingehend redundant, dass beide die Anfangs-PG-Logik und die Endsummen-XOR enthalten. Es reduziert die Größe, indem es die gemeinsame Logik ausklammert und den Multiplexer zu einer grauen Zelle vereinfacht, wie in Abbildung 11.25 gezeigt. Dies wird manchmal als CarryIncrement-Addierer bezeichnet. Es verwendet eine kurze Ripple-Kette aus schwarzen Zellen, um die PG-Signale für Bits innerhalb einer Gruppe zu berechnen. Die von jeder Gruppe überspannten Bits sind im Diagramm annotiert. Wenn der Übertrag aus der vorherigen Gruppe verfügbar wird, bestimmen die letzten grauen Zellen in jeder Spalte den Übertrag, was wahr ist, wenn die Gruppe einen Übertrag generiert oder wenn die Gruppe einen Übertrag propagiert und die vorherige Gruppe einen Übertrag generiert. Der Carry-Increment-Addierer hat etwa doppelt so viele Zellen im PG-Netz wie ein Carry-Ripple-Addierer.

Zuhause

FREI PDFs

🔍 Suche

Kategorien

Let Others Know

✖

Facebook

Twitter

Copied!