✖La capacitancia de drenaje de compuerta de PMOS en CMOS se define como la capacitancia entre la compuerta y los terminales de drenaje del MOSFET.ⓘ Capacitancia de drenaje de compuerta de PMOS [Cgd,p] | | | +10% -10% |
✖La capacitancia de drenaje de puerta de NMOS en CMOS se define como la capacitancia entre la puerta y los terminales de drenaje del MOSFET.ⓘ Capacitancia de drenaje de puerta de NMOS [Cgd,n] | | | +10% -10% |
✖La capacitancia masiva de drenaje de PMOS en CMOS se define como la capacitancia entre los terminales de drenaje y masivo del MOSFET.ⓘ Drenar la capacitancia masiva de PMOS [Cdb,p] | | | +10% -10% |
✖La capacitancia masiva de drenaje de NMOS en CMOS se define como la capacitancia entre los terminales de drenaje y masivo del MOSFET.ⓘ Drenar la capacitancia masiva de NMOS [Cdb,n] | | | +10% -10% |
✖La capacitancia interna del inversor CMOS se define como la capacitancia interna del inversor.ⓘ Capacitancia interna [Cin] | | | +10% -10% |
✖La capacitancia de la puerta del inversor CMOS se debe a la capacitancia de óxido fino sobre el área de la puerta.ⓘ Capacitancia de puerta [Cg] | | | +10% -10% |