Lastkapazität des kaskadierten Inverter-CMOS Taschenrechner

↳

Elektronik

Bürgerlich

Chemieingenieurwesen

Elektrisch

Elektronik und Instrumentierung

Fertigungstechnik

Materialwissenschaften

Mechanisch

⤿

CMOS-Wechselrichter

Array-Datenpfad-Subsystem

CMOS-Designmerkmale

CMOS-Leistungsmetriken

CMOS-Spezialsubsystem

CMOS-Verzögerungseigenschaften

CMOS-Zeiteigenschaften

Eigenschaften der CMOS-Schaltung

✖Die Gate-Drain-Kapazität von PMOS in CMOS ist definiert als die Kapazität zwischen den Gate- und Drain-Anschlüssen des MOSFET.ⓘ Gate-Drain-Kapazität von PMOS [C_gd,p]			+10% -10%
✖Die Gate-Drain-Kapazität von NMOS in CMOS ist definiert als die Kapazität zwischen den Gate- und Drain-Anschlüssen des MOSFET.ⓘ Gate-Drain-Kapazität von NMOS [C_gd,n]			+10% -10%
✖Die Drain-Volumenkapazität von PMOS in CMOS ist definiert als die Kapazität zwischen den Drain- und Bulk-Anschlüssen des MOSFET.ⓘ Entleeren Sie die Massenkapazität des PMOS [C_db,p]			+10% -10%
✖Die Drain-Volumenkapazität von NMOS in CMOS ist definiert als die Kapazität zwischen den Drain- und Bulk-Anschlüssen des MOSFET.ⓘ Entleeren Sie die Massenkapazität von NMOS [C_db,n]			+10% -10%
✖Die interne Kapazität des Wechselrichters CMOS ist als die interne Kapazität des Wechselrichters definiert.ⓘ Interne Kapazität [C_in]			+10% -10%
✖Die Gate-Kapazität des Inverter-CMOS ist auf die Kapazität des dünnen Oxids über dem Gate-Bereich zurückzuführen.ⓘ Gate-Kapazität [C_g]			+10% -10%

✖Die Lastkapazität des CMOS-Inverters wird als kombinierte Kapazitäten zu einer äquivalenten konzentrierten linearen Kapazität definiert.ⓘ Lastkapazität des kaskadierten Inverter-CMOS [C_load]

⎘ Kopie

👎

Formel

✖

Lastkapazität des kaskadierten Inverter-CMOS

Formel

`"C"_{"load"} = "C"_{"gd,p"}+"C"_{"gd,n"}+"C"_{"db,p"}+"C"_{"db,n"}+"C"_{"in"}+"C"_{"g"}`

Beispiel

`"0.85fF"="0.15fF"+"0.1fF"+"0.25fF"+"0.2fF"+"0.05fF"+"0.1fF"`

Taschenrechner

LaTeX

Rücksetzen

👍

Herunterladen CMOS-Design und Anwendungen Formel Pdf PDF Image

Lastkapazität des kaskadierten Inverter-CMOS Lösung

SCHRITT 0: Zusammenfassung vor der Berechnung

Gebrauchte Formel

Ladekapazität = Gate-Drain-Kapazität von PMOS+Gate-Drain-Kapazität von NMOS+Entleeren Sie die Massenkapazität des PMOS+Entleeren Sie die Massenkapazität von NMOS+Interne Kapazität+Gate-Kapazität
C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g
Diese formel verwendet 7 Variablen

Verwendete Variablen

Ladekapazität - (Gemessen in Farad) - Die Lastkapazität des CMOS-Inverters wird als kombinierte Kapazitäten zu einer äquivalenten konzentrierten linearen Kapazität definiert.
Gate-Drain-Kapazität von PMOS - (Gemessen in Farad) - Die Gate-Drain-Kapazität von PMOS in CMOS ist definiert als die Kapazität zwischen den Gate- und Drain-Anschlüssen des MOSFET.
Gate-Drain-Kapazität von NMOS - (Gemessen in Farad) - Die Gate-Drain-Kapazität von NMOS in CMOS ist definiert als die Kapazität zwischen den Gate- und Drain-Anschlüssen des MOSFET.
Entleeren Sie die Massenkapazität des PMOS - (Gemessen in Farad) - Die Drain-Volumenkapazität von PMOS in CMOS ist definiert als die Kapazität zwischen den Drain- und Bulk-Anschlüssen des MOSFET.
Entleeren Sie die Massenkapazität von NMOS - (Gemessen in Farad) - Die Drain-Volumenkapazität von NMOS in CMOS ist definiert als die Kapazität zwischen den Drain- und Bulk-Anschlüssen des MOSFET.
Interne Kapazität - (Gemessen in Farad) - Die interne Kapazität des Wechselrichters CMOS ist als die interne Kapazität des Wechselrichters definiert.
Gate-Kapazität - (Gemessen in Farad) - Die Gate-Kapazität des Inverter-CMOS ist auf die Kapazität des dünnen Oxids über dem Gate-Bereich zurückzuführen.

SCHRITT 1: Konvertieren Sie die Eingänge in die Basiseinheit

Gate-Drain-Kapazität von PMOS: 0.15 Femtofarad --> 1.5E-16 Farad (Überprüfen sie die konvertierung hier)
Gate-Drain-Kapazität von NMOS: 0.1 Femtofarad --> 1E-16 Farad (Überprüfen sie die konvertierung hier)
Entleeren Sie die Massenkapazität des PMOS: 0.25 Femtofarad --> 2.5E-16 Farad (Überprüfen sie die konvertierung hier)
Entleeren Sie die Massenkapazität von NMOS: 0.2 Femtofarad --> 2E-16 Farad (Überprüfen sie die konvertierung hier)
Interne Kapazität: 0.05 Femtofarad --> 5E-17 Farad (Überprüfen sie die konvertierung hier)
Gate-Kapazität: 0.1 Femtofarad --> 1E-16 Farad (Überprüfen sie die konvertierung hier)

SCHRITT 2: Formel auswerten

Eingabewerte in Formel ersetzen

C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g --> 1.5E-16+1E-16+2.5E-16+2E-16+5E-17+1E-16

Auswerten ... ...

C_load = 8.5E-16

SCHRITT 3: Konvertieren Sie das Ergebnis in die Ausgabeeinheit

8.5E-16 Farad -->0.85 Femtofarad (Überprüfen sie die konvertierung hier)

ENDGÜLTIGE ANTWORT

0.85 Femtofarad <-- Ladekapazität

(Berechnung in 00.004 sekunden abgeschlossen)

Du bist da -

Zuhause » Maschinenbau » Elektronik » CMOS-Design und Anwendungen » CMOS-Wechselrichter » Lastkapazität des kaskadierten Inverter-CMOS

Credits

Erstellt von Priyanka Patel

Lalbhai Dalpatbhai College für Ingenieurwissenschaften (LDCE), Ahmedabad

Priyanka Patel hat diesen Rechner und 25+ weitere Rechner erstellt!

Geprüft von Parminder Singh

Chandigarh-Universität (KU), Punjab

Parminder Singh hat diesen Rechner und 600+ weitere Rechner verifiziert!

< 17 CMOS-Wechselrichter Taschenrechner

Ausbreitungsverzögerung für Übergangs-CMOS von niedriger zu hoher Ausgangsleistung

Gehen Zeit für den Übergang der Ausgabe von niedrig nach hoch = (Ladekapazität/(Transkonduktanz von PMOS*(Versorgungsspannung-abs(Schwellenspannung von PMOS mit Body Bias))))*(((2*abs(Schwellenspannung von PMOS mit Body Bias))/(Versorgungsspannung-abs(Schwellenspannung von PMOS mit Body Bias)))+ln((4*(Versorgungsspannung-abs(Schwellenspannung von PMOS mit Body Bias))/Versorgungsspannung)-1))

Ausbreitungsverzögerung für CMOS mit Übergang von hoher zu niedriger Ausgangsleistung

Gehen Zeit für den Übergang der Ausgabe von hoch nach niedrig = (Ladekapazität/(Transkonduktanz von NMOS*(Versorgungsspannung-Schwellenspannung von NMOS mit Body Bias)))*((2*Schwellenspannung von NMOS mit Body Bias/(Versorgungsspannung-Schwellenspannung von NMOS mit Body Bias))+ln((4*(Versorgungsspannung-Schwellenspannung von NMOS mit Body Bias)/Versorgungsspannung)-1))

Widerstandslast, minimale Ausgangsspannung CMOS

Gehen Minimale Ausgangsspannung der ohmschen Last = Versorgungsspannung-Null-Vorspannungsschwellenspannung+(1/(Transkonduktanz von NMOS*Lastwiderstand))-sqrt((Versorgungsspannung-Null-Vorspannungsschwellenspannung+(1/(Transkonduktanz von NMOS*Lastwiderstand)))^2-(2*Versorgungsspannung/(Transkonduktanz von NMOS*Lastwiderstand)))

Maximale Eingangsspannung CMOS

Gehen Maximale Eingangsspannung CMOS = (2*Ausgangsspannung für maximalen Eingang+(Schwellenspannung von PMOS ohne Body Bias)-Versorgungsspannung+Transkonduktanzverhältnis*Schwellenspannung von NMOS ohne Body Bias)/(1+Transkonduktanzverhältnis)

Widerstandslast, minimale Eingangsspannung CMOS

Gehen Minimale Eingangsspannung der ohmschen Last = Null-Vorspannungsschwellenspannung+sqrt((8*Versorgungsspannung)/(3*Transkonduktanz von NMOS*Lastwiderstand))-(1/(Transkonduktanz von NMOS*Lastwiderstand))

Schwellenspannung CMOS

Gehen Grenzspannung = (Schwellenspannung von NMOS ohne Body Bias+sqrt(1/Transkonduktanzverhältnis)*(Versorgungsspannung+(Schwellenspannung von PMOS ohne Body Bias)))/(1+sqrt(1/Transkonduktanzverhältnis))

Minimale Eingangsspannung CMOS

Gehen Minimale Eingangsspannung = (Versorgungsspannung+(Schwellenspannung von PMOS ohne Body Bias)+Transkonduktanzverhältnis*(2*Ausgangsspannung+Schwellenspannung von NMOS ohne Body Bias))/(1+Transkonduktanzverhältnis)

Lastkapazität des kaskadierten Inverter-CMOS

Gehen Ladekapazität = Gate-Drain-Kapazität von PMOS+Gate-Drain-Kapazität von NMOS+Entleeren Sie die Massenkapazität des PMOS+Entleeren Sie die Massenkapazität von NMOS+Interne Kapazität+Gate-Kapazität

Von der Stromversorgung gelieferte Energie

Gehen Von der Stromversorgung gelieferte Energie = int(Versorgungsspannung*Momentaner Drainstrom*x,x,0,Ladeintervall des Kondensators)

Durchschnittliche Ausbreitungsverzögerung CMOS

Gehen Durchschnittliche Ausbreitungsverzögerung = (Zeit für den Übergang der Ausgabe von hoch nach niedrig+Zeit für den Übergang der Ausgabe von niedrig nach hoch)/2

Widerstandslast Maximale Eingangsspannung CMOS

Gehen Widerstandslast Maximale Eingangsspannung CMOS = Null-Vorspannungsschwellenspannung+(1/(Transkonduktanz von NMOS*Lastwiderstand))

Durchschnittliche Verlustleistung CMOS

Gehen Durchschnittliche Verlustleistung = Ladekapazität*(Versorgungsspannung)^2*Frequenz

Schwingungsperiode Ringoszillator CMOS

Gehen Schwingungsperiode = 2*Anzahl der Stufen des Ringoszillators*Durchschnittliche Ausbreitungsverzögerung

Maximale Eingangsspannung für symmetrisches CMOS

Gehen Maximale Eingangsspannung = (3*Versorgungsspannung+2*Schwellenspannung von NMOS ohne Body Bias)/8

Minimale Eingangsspannung für symmetrisches CMOS

Gehen Minimale Eingangsspannung = (5*Versorgungsspannung-2*Schwellenspannung von NMOS ohne Body Bias)/8

Rauschmarge für Hochsignal-CMOS

Gehen Rauschmarge für hohes Signal = Maximale Ausgangsspannung-Minimale Eingangsspannung

Transkonduktanzverhältnis CMOS

Gehen Transkonduktanzverhältnis = Transkonduktanz von NMOS/Transkonduktanz von PMOS

Lastkapazität des kaskadierten Inverter-CMOS Formel

Zuhause

FREI PDFs

🔍 Suche

Kategorien

Let Others Know

✖

Facebook

Twitter

Copied!