Pojemność obciążenia kaskadowego falownika CMOS Kalkulator

↳

Elektronika

Cywilny

Elektronika i oprzyrządowanie

Elektryczny

Inżynieria chemiczna

Inżynieria materiałowa

Inżynieria produkcji

Mechaniczny

⤿

Falowniki CMOS

Charakterystyka czasu CMOS

Charakterystyka obwodu CMOS

Charakterystyka opóźnienia CMOS

Charakterystyka projektu CMOS

Podsystem ścieżki danych tablicowych

Podsystem specjalnego przeznaczenia CMOS

Wskaźniki mocy CMOS

✖Pojemność drenu bramki PMOS w CMOS jest definiowana jako pojemność pomiędzy bramką a zaciskami drenu MOSFET-u.ⓘ Pojemność drenu bramki PMOS [C_gd,p]			+10% -10%
✖Pojemność drenu bramki NMOS w CMOS jest definiowana jako pojemność pomiędzy bramką a zaciskami drenu MOSFET-u.ⓘ Pojemność drenu bramki NMOS [C_gd,n]			+10% -10%
✖Pojemność zbiorcza drenażu PMOS w CMOS jest definiowana jako pojemność pomiędzy drenem a zaciskami masowymi MOSFET-u.ⓘ Opróżnij pojemność zbiorczą PMOS [C_db,p]			+10% -10%
✖Pojemność zbiorcza drenażu NMOS w CMOS jest definiowana jako pojemność pomiędzy drenem a zaciskami masowymi tranzystora MOSFET.ⓘ Opróżnij pojemność zbiorczą NMOS [C_db,n]			+10% -10%
✖Wewnętrzna pojemność falownika CMOS jest definiowana jako wewnętrzna pojemność falownika.ⓘ Pojemność wewnętrzna [C_in]			+10% -10%
✖Pojemność bramki przetwornika CMOS wynika z pojemności cienkiego tlenku w obszarze bramki.ⓘ Pojemność bramki [C_g]			+10% -10%

✖Pojemność obciążenia falownika CMOS definiuje się jako połączone pojemności w równoważną zbiorczą pojemność liniową.ⓘ Pojemność obciążenia kaskadowego falownika CMOS [C_load]

⎘ Kopiuj

👎

Formuła

✖

Pojemność obciążenia kaskadowego falownika CMOS

Formuła

`"C"_{"load"} = "C"_{"gd,p"}+"C"_{"gd,n"}+"C"_{"db,p"}+"C"_{"db,n"}+"C"_{"in"}+"C"_{"g"}`

Przykład

`"0.85fF"="0.15fF"+"0.1fF"+"0.25fF"+"0.2fF"+"0.05fF"+"0.1fF"`

Kalkulator

LaTeX

Resetowanie

👍

Pobierać Projektowanie i zastosowania CMOS Formułę PDF PDF Image

Pojemność obciążenia kaskadowego falownika CMOS Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń

Formułę używana

Pojemność obciążenia = Pojemność drenu bramki PMOS+Pojemność drenu bramki NMOS+Opróżnij pojemność zbiorczą PMOS+Opróżnij pojemność zbiorczą NMOS+Pojemność wewnętrzna+Pojemność bramki
C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g
Ta formuła używa 7 Zmienne

Używane zmienne

Pojemność obciążenia - (Mierzone w Farad) - Pojemność obciążenia falownika CMOS definiuje się jako połączone pojemności w równoważną zbiorczą pojemność liniową.
Pojemność drenu bramki PMOS - (Mierzone w Farad) - Pojemność drenu bramki PMOS w CMOS jest definiowana jako pojemność pomiędzy bramką a zaciskami drenu MOSFET-u.
Pojemność drenu bramki NMOS - (Mierzone w Farad) - Pojemność drenu bramki NMOS w CMOS jest definiowana jako pojemność pomiędzy bramką a zaciskami drenu MOSFET-u.
Opróżnij pojemność zbiorczą PMOS - (Mierzone w Farad) - Pojemność zbiorcza drenażu PMOS w CMOS jest definiowana jako pojemność pomiędzy drenem a zaciskami masowymi MOSFET-u.
Opróżnij pojemność zbiorczą NMOS - (Mierzone w Farad) - Pojemność zbiorcza drenażu NMOS w CMOS jest definiowana jako pojemność pomiędzy drenem a zaciskami masowymi tranzystora MOSFET.
Pojemność wewnętrzna - (Mierzone w Farad) - Wewnętrzna pojemność falownika CMOS jest definiowana jako wewnętrzna pojemność falownika.
Pojemność bramki - (Mierzone w Farad) - Pojemność bramki przetwornika CMOS wynika z pojemności cienkiego tlenku w obszarze bramki.

KROK 1: Zamień wejście (a) na jednostkę bazową

Pojemność drenu bramki PMOS: 0.15 Femtofarad --> 1.5E-16 Farad (Sprawdź konwersję tutaj)
Pojemność drenu bramki NMOS: 0.1 Femtofarad --> 1E-16 Farad (Sprawdź konwersję tutaj)
Opróżnij pojemność zbiorczą PMOS: 0.25 Femtofarad --> 2.5E-16 Farad (Sprawdź konwersję tutaj)
Opróżnij pojemność zbiorczą NMOS: 0.2 Femtofarad --> 2E-16 Farad (Sprawdź konwersję tutaj)
Pojemność wewnętrzna: 0.05 Femtofarad --> 5E-17 Farad (Sprawdź konwersję tutaj)
Pojemność bramki: 0.1 Femtofarad --> 1E-16 Farad (Sprawdź konwersję tutaj)

KROK 2: Oceń formułę

Zastępowanie wartości wejściowych we wzorze

C_load = C_gd,p+C_gd,n+C_db,p+C_db,n+C_in+C_g --> 1.5E-16+1E-16+2.5E-16+2E-16+5E-17+1E-16

Ocenianie ... ...

C_load = 8.5E-16

KROK 3: Konwertuj wynik na jednostkę wyjścia

8.5E-16 Farad -->0.85 Femtofarad (Sprawdź konwersję tutaj)

OSTATNIA ODPOWIEDŹ

0.85 Femtofarad <-- Pojemność obciążenia

(Obliczenie zakończone za 00.004 sekund)

Jesteś tutaj -

Dom » Inżynieria » Elektronika » Projektowanie i zastosowania CMOS » Falowniki CMOS » Pojemność obciążenia kaskadowego falownika CMOS

Kredyty

Stworzone przez Priyanka Patel

Lalbhai Dalpatbhai College of Engineering (LDCE), Ahmadabad

Priyanka Patel utworzył ten kalkulator i 25+ więcej kalkulatorów!

Zweryfikowane przez Parminder Singh

Uniwersytet Chandigarh (CU), Pendżab

Parminder Singh zweryfikował ten kalkulator i 500+ więcej kalkulatorów!

< 17 Falowniki CMOS Kalkulatory

Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową

Iść Czas przejścia z niskiego na wysoki poziom wyjściowy = (Pojemność obciążenia/(Transkonduktancja PMOS*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))))*(((2*abs(Napięcie progowe PMOS z odchyleniem ciała))/(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała)))+ln((4*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))/Napięcie zasilania)-1))

Minimalne napięcie wyjściowe obciążenia rezystancyjnego CMOS

Iść Minimalne napięcie wyjściowe obciążenia rezystancyjnego = Napięcie zasilania-Napięcie progowe zerowego odchylenia+(1/(Transkonduktancja NMOS*Odporność na obciążenie))-sqrt((Napięcie zasilania-Napięcie progowe zerowego odchylenia+(1/(Transkonduktancja NMOS*Odporność na obciążenie)))^2-(2*Napięcie zasilania/(Transkonduktancja NMOS*Odporność na obciążenie)))

Opóźnienie propagacji dla przejścia CMOS z wysokiego na niski poziom wyjściowy

Iść Czas przejścia z wysokiego na niski poziom wyjściowy = (Pojemność obciążenia/(Transkonduktancja NMOS*(Napięcie zasilania-Napięcie progowe NMOS z odchyleniem ciała)))*((2*Napięcie progowe NMOS z odchyleniem ciała/(Napięcie zasilania-Napięcie progowe NMOS z odchyleniem ciała))+ln((4*(Napięcie zasilania-Napięcie progowe NMOS z odchyleniem ciała)/Napięcie zasilania)-1))

Minimalne napięcie wejściowe obciążenia rezystancyjnego CMOS

Iść Minimalne napięcie wejściowe obciążenia rezystancyjnego = Napięcie progowe zerowego odchylenia+sqrt((8*Napięcie zasilania)/(3*Transkonduktancja NMOS*Odporność na obciążenie))-(1/(Transkonduktancja NMOS*Odporność na obciążenie))

Maksymalne napięcie wejściowe CMOS

Iść Maksymalne napięcie wejściowe CMOS = (2*Napięcie wyjściowe dla maksymalnego wejścia+(Napięcie progowe PMOS bez odchylenia ciała)-Napięcie zasilania+Współczynnik transkonduktancji*Napięcie progowe NMOS bez odchylenia ciała)/(1+Współczynnik transkonduktancji)

Napięcie progowe CMOS

Iść Próg napięcia = (Napięcie progowe NMOS bez odchylenia ciała+sqrt(1/Współczynnik transkonduktancji)*(Napięcie zasilania+(Napięcie progowe PMOS bez odchylenia ciała)))/(1+sqrt(1/Współczynnik transkonduktancji))

Minimalne napięcie wejściowe CMOS

Iść Minimalne napięcie wejściowe = (Napięcie zasilania+(Napięcie progowe PMOS bez odchylenia ciała)+Współczynnik transkonduktancji*(2*Napięcie wyjściowe+Napięcie progowe NMOS bez odchylenia ciała))/(1+Współczynnik transkonduktancji)

Pojemność obciążenia kaskadowego falownika CMOS

Iść Pojemność obciążenia = Pojemność drenu bramki PMOS+Pojemność drenu bramki NMOS+Opróżnij pojemność zbiorczą PMOS+Opróżnij pojemność zbiorczą NMOS+Pojemność wewnętrzna+Pojemność bramki

Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS

Iść Maksymalne napięcie wejściowe obciążenia rezystancyjnego CMOS = Napięcie progowe zerowego odchylenia+(1/(Transkonduktancja NMOS*Odporność na obciążenie))

Energia dostarczana przez zasilacz

Iść Energia dostarczana przez zasilacz = int(Napięcie zasilania*Chwilowy prąd drenu*x,x,0,Interwał ładowania kondensatora)

Średnie opóźnienie propagacji CMOS

Iść Średnie opóźnienie propagacji = (Czas przejścia z wysokiego na niski poziom wyjściowy+Czas przejścia z niskiego na wysoki poziom wyjściowy)/2

Średnie rozproszenie mocy CMOS

Iść Średnie rozproszenie mocy = Pojemność obciążenia*(Napięcie zasilania)^2*Częstotliwość

Maksymalne napięcie wejściowe dla symetrycznej pamięci CMOS

Iść Maksymalne napięcie wejściowe = (3*Napięcie zasilania+2*Napięcie progowe NMOS bez odchylenia ciała)/8

Minimalne napięcie wejściowe dla symetrycznej pamięci CMOS

Iść Minimalne napięcie wejściowe = (5*Napięcie zasilania-2*Napięcie progowe NMOS bez odchylenia ciała)/8

Margines szumu dla sygnału CMOS o wysokim sygnale

Iść Margines szumu dla wysokiego sygnału = Maksymalne napięcie wyjściowe-Minimalne napięcie wejściowe

Oscylator pierścieniowy z okresem oscylacji CMOS

Iść Okres oscylacji = 2*Liczba stopni oscylatora pierścieniowego*Średnie opóźnienie propagacji

Współczynnik transkonduktancji CMOS

Iść Współczynnik transkonduktancji = Transkonduktancja NMOS/Transkonduktancja PMOS

Pojemność obciążenia kaskadowego falownika CMOS Formułę

Dom

BEZPŁATNY pliki PDF

🔍 Szukaj

Kategorie

Dzielić

Let Others Know

✖

Facebook

Twitter

Copied!