Oscillazione di tensione sulla bitline Soluzione

FASE 0: Riepilogo pre-calcolo
Formula utilizzata
Oscillazione di tensione su Bitline = (Tensione positiva/2)*Capacità cellulare/(Capacità cellulare+Capacità di bit)
ΔV = (Vdd/2)*Ccell/(Ccell+Cbit)
Questa formula utilizza 4 Variabili
Variabili utilizzate
Oscillazione di tensione su Bitline - (Misurato in Volt) - L'oscillazione di tensione su bitline è definita come architettura SRAM bitline locale a oscillazione completa, basata sulla tecnologia FinFET da 22 nm per il funzionamento a bassa tensione.
Tensione positiva - (Misurato in Volt) - La tensione positiva è definita come la tensione calcolata quando il circuito è collegato all'alimentazione. Di solito viene chiamata Vdd o alimentazione del circuito.
Capacità cellulare - (Misurato in Farad) - La capacità della cella è la capacità della singola cella.
Capacità di bit - (Misurato in Farad) - La capacità del bit è la capacità di un bit in cmos vlsi.
PASSAGGIO 1: conversione degli ingressi in unità di base
Tensione positiva: 2.58 Volt --> 2.58 Volt Nessuna conversione richiesta
Capacità cellulare: 5.98 picofarad --> 5.98E-12 Farad (Controlla la conversione ​qui)
Capacità di bit: 12.38 picofarad --> 1.238E-11 Farad (Controlla la conversione ​qui)
FASE 2: valutare la formula
Sostituzione dei valori di input nella formula
ΔV = (Vdd/2)*Ccell/(Ccell+Cbit) --> (2.58/2)*5.98E-12/(5.98E-12+1.238E-11)
Valutare ... ...
ΔV = 0.42016339869281
PASSAGGIO 3: conversione del risultato nell'unità di output
0.42016339869281 Volt --> Nessuna conversione richiesta
RISPOSTA FINALE
0.42016339869281 0.420163 Volt <-- Oscillazione di tensione su Bitline
(Calcolo completato in 00.004 secondi)

Titoli di coda

Creator Image
Creato da Shobhit Dimri
Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat
Shobhit Dimri ha creato questa calcolatrice e altre 900+ altre calcolatrici!
Verifier Image
Verificato da Urvi Rathod
Vishwakarma Government Engineering College (VGEC), Ahmedabad
Urvi Rathod ha verificato questa calcolatrice e altre 1900+ altre calcolatrici!

19 Sottosistema del percorso dati dell'array Calcolatrici

Ritardo sommatore Carry-Looker
​ Partire Ritardo sommatore Carry-Looker = Ritardo di propagazione+Ritardo di propagazione del gruppo+((N-Ingresso AND Porta-1)+(Ingresso K AND Porta-1))*Ritardo gate AND-OR+Ritardo XOR
Ritardo multiplexer
​ Partire Ritardo del multiplexer = (Ritardo sommatore carry-skip-(Ritardo di propagazione+(2*(N-Ingresso AND Porta-1)*Ritardo gate AND-OR)-Ritardo XOR))/(Ingresso K AND Porta-1)
Carry-Skip Adder Delay
​ Partire Ritardo sommatore carry-skip = Ritardo di propagazione+2*(N-Ingresso AND Porta-1)*Ritardo gate AND-OR+(Ingresso K AND Porta-1)*Ritardo del multiplexer+Ritardo XOR
Carry-Increamentor Adder Delay
​ Partire Ritardo sommatore carry-incrementatore = Ritardo di propagazione+Ritardo di propagazione del gruppo+(Ingresso K AND Porta-1)*Ritardo gate AND-OR+Ritardo XOR
Ritardo critico nei cancelli
​ Partire Ritardo critico nei cancelli = Ritardo di propagazione+(N-Ingresso AND Porta+(Ingresso K AND Porta-2))*Ritardo gate AND-OR+Ritardo del multiplexer
Ritardo di propagazione del gruppo
​ Partire Ritardo di propagazione = Ritardo della vipera dell'albero-(log2(Frequenza assoluta)*Ritardo gate AND-OR+Ritardo XOR)
Ritardo sommatore albero
​ Partire Ritardo della vipera dell'albero = Ritardo di propagazione+log2(Frequenza assoluta)*Ritardo gate AND-OR+Ritardo XOR
Capacità della cella
​ Partire Capacità cellulare = (Capacità di bit*2*Oscillazione di tensione su Bitline)/(Tensione positiva-(Oscillazione di tensione su Bitline*2))
Capacità bit
​ Partire Capacità di bit = ((Tensione positiva*Capacità cellulare)/(2*Oscillazione di tensione su Bitline))-Capacità cellulare
Oscillazione di tensione sulla bitline
​ Partire Oscillazione di tensione su Bitline = (Tensione positiva/2)*Capacità cellulare/(Capacità cellulare+Capacità di bit)
Ritardo 'XOR'
​ Partire Ritardo XOR = Tempo di ondulazione-(Ritardo di propagazione+(Cancelli sul percorso critico-1)*Ritardo gate AND-OR)
Carry-Ripple Adder Ritardo del percorso critico
​ Partire Tempo di ondulazione = Ritardo di propagazione+(Cancelli sul percorso critico-1)*Ritardo gate AND-OR+Ritardo XOR
Capacità di terra
​ Partire Capacità di terra = ((Tensione dell'aggressore*Capacità adiacente)/Tensione della vittima)-Capacità adiacente
Area di memoria contenente N bit
​ Partire Area della cella di memoria = (Area di una cella di memoria da un bit*Frequenza assoluta)/Efficienza dell'array
Area della cella di memoria
​ Partire Area di una cella di memoria da un bit = (Efficienza dell'array*Area della cella di memoria)/Frequenza assoluta
Efficienza dell'array
​ Partire Efficienza dell'array = (Area di una cella di memoria da un bit*Frequenza assoluta)/Area della cella di memoria
Addizionatore N-Bit Carry-Skip
​ Partire Sommatore di salto riporto a N bit = N-Ingresso AND Porta*Ingresso K AND Porta
N-Ingresso 'E' Gate
​ Partire N-Ingresso AND Porta = Sommatore di salto riporto a N bit/Ingresso K AND Porta
K-Input 'E' Gate
​ Partire Ingresso K AND Porta = Sommatore di salto riporto a N bit/N-Ingresso AND Porta

Oscillazione di tensione sulla bitline Formula

Oscillazione di tensione su Bitline = (Tensione positiva/2)*Capacità cellulare/(Capacità cellulare+Capacità di bit)
ΔV = (Vdd/2)*Ccell/(Ccell+Cbit)

Che cosa sono le RAM dinamiche (DRAM)?

Le RAM dinamiche (DRAM) memorizzano il loro contenuto come carica su un condensatore piuttosto che in un circuito di feedback. Le DRAM commerciali sono costruite in processi specializzati ottimizzati per strutture di condensatori densi. Offrono un fattore di densità 10–20 maggiore (bit/cm2) rispetto alla SRAM ad alte prestazioni costruita in un processo logico standard, ma hanno anche una latenza molto più elevata. Si accede alla cella affermando la linea di parole per collegare il condensatore alla linea di bit. In una lettura, la linea di bit viene prima precaricata su VDD/2. Quando la linea di parole sale, il condensatore condivide la sua carica con la linea di bit, provocando una variazione di tensione che può essere rilevata. La lettura disturba il contenuto della cella in x, quindi la cella deve essere riscritta dopo ogni lettura. In una scrittura, la bitline viene portata in alto o in basso e la tensione viene forzata sul condensatore. Alcune DRAM guidano la linea di parole su VDDP = VDD Vt per evitare un livello degradato quando si scrive un '1.'

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!