Zmiana napięcia na Bitline Kalkulator

✖Napięcie dodatnie definiuje się jako napięcie obliczone, gdy obwód jest podłączony do źródła zasilania. Zwykle nazywa się to Vdd lub zasilaniem obwodu.ⓘ Napięcie dodatnie [V_dd]			+10% -10%
✖Pojemność ogniwa to pojemność pojedynczego ogniwa.ⓘ Pojemność ogniwa [C_cell]			+10% -10%
✖Pojemność bitowa to pojemność jednego bitu w cmos vlsi.ⓘ Pojemność bitowa [C_bit]			+10% -10%

✖Swing napięcia na Bitline jest definiowany jako pełnoobrotowa lokalna architektura SRAM typu bitline, oparta na technologii FinFET 22 nm do pracy przy niskim napięciu.ⓘ Zmiana napięcia na Bitline [ΔV]

⎘ Kopiuj

👎

Formuła

LaTeX

Resetowanie

👍

Pobierać Podsystem ścieżki danych tablicowych Formuły PDF PDF Image

Zmiana napięcia na Bitline Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń

Formułę używana

Wahania napięcia na Bitline = (Napięcie dodatnie/2)*Pojemność ogniwa/(Pojemność ogniwa+Pojemność bitowa)
ΔV = (V_dd/2)*C_cell/(C_cell+C_bit)
Ta formuła używa 4 Zmienne

Używane zmienne

Wahania napięcia na Bitline - (Mierzone w Wolt) - Swing napięcia na Bitline jest definiowany jako pełnoobrotowa lokalna architektura SRAM typu bitline, oparta na technologii FinFET 22 nm do pracy przy niskim napięciu.
Napięcie dodatnie - (Mierzone w Wolt) - Napięcie dodatnie definiuje się jako napięcie obliczone, gdy obwód jest podłączony do źródła zasilania. Zwykle nazywa się to Vdd lub zasilaniem obwodu.
Pojemność ogniwa - (Mierzone w Farad) - Pojemność ogniwa to pojemność pojedynczego ogniwa.
Pojemność bitowa - (Mierzone w Farad) - Pojemność bitowa to pojemność jednego bitu w cmos vlsi.

KROK 1: Zamień wejście (a) na jednostkę bazową

Napięcie dodatnie: 2.58 Wolt --> 2.58 Wolt Nie jest wymagana konwersja
Pojemność ogniwa: 5.98 Picofarad --> 5.98E-12 Farad (Sprawdź konwersję tutaj)
Pojemność bitowa: 12.38 Picofarad --> 1.238E-11 Farad (Sprawdź konwersję tutaj)

KROK 2: Oceń formułę

Zastępowanie wartości wejściowych we wzorze

ΔV = (V_dd/2)*C_cell/(C_cell+C_bit) --> (2.58/2)*5.98E-12/(5.98E-12+1.238E-11)

Ocenianie ... ...

ΔV = 0.42016339869281

KROK 3: Konwertuj wynik na jednostkę wyjścia

0.42016339869281 Wolt --> Nie jest wymagana konwersja

OSTATNIA ODPOWIEDŹ

0.42016339869281 ≈ 0.420163 Wolt <-- Wahania napięcia na Bitline

(Obliczenie zakończone za 00.008 sekund)

Jesteś tutaj -

Dom » Inżynieria » Elektronika » Projektowanie i zastosowania CMOS » Podsystem ścieżki danych tablicowych » Zmiana napięcia na Bitline

Kredyty

Stworzone przez Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri utworzył ten kalkulator i 900+ więcej kalkulatorów!

Zweryfikowane przez Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod zweryfikował ten kalkulator i 1900+ więcej kalkulatorów!

< Podsystem ścieżki danych tablicowych Kalkulatory

Opóźnienie „XOR”.

LaTeX Iść Opóźnienie XOR = Czas tętnienia-(Opóźnienie propagacji+(Bramy na ścieżce krytycznej-1)*Opóźnienie bramki AND-OR)

Opóźnienie ścieżki krytycznej Carry-Ripple Adder

LaTeX Iść Czas tętnienia = Opóźnienie propagacji+(Bramy na ścieżce krytycznej-1)*Opóźnienie bramki AND-OR+Opóźnienie XOR

Pojemność uziemienia

LaTeX Iść Pojemność uziemienia = ((Napięcie agresora*Sąsiadująca pojemność)/Napięcie ofiary)-Sąsiadująca pojemność

Dodatek N-Bit Carry-Skip

LaTeX Iść N-bitowy dodatek pomijający przeniesienie = Wejście N ORAZ bramka*Wejście K ORAZ bramka

Zobacz więcej >>

Zmiana napięcia na Bitline Formułę

LaTeX Iść

Wahania napięcia na Bitline = (Napięcie dodatnie/2)*Pojemność ogniwa/(Pojemność ogniwa+Pojemność bitowa)
ΔV = (V_dd/2)*C_cell/(C_cell+C_bit)

Co to są dynamiczne pamięci RAM (DRAM)?

Dynamiczne pamięci RAM (DRAM) przechowują swoją zawartość jako ładunek na kondensatorze, a nie w pętli sprzężenia zwrotnego. Komercyjne pamięci DRAM są budowane w wyspecjalizowanych procesach zoptymalizowanych pod kątem gęstych struktur kondensatorów. Oferują o współczynnik 10-20 większą gęstość (bity/cm2) niż wysokowydajna pamięć SRAM zbudowana w standardowym procesie logicznym, ale mają również znacznie większe opóźnienia. Dostęp do komórki uzyskuje się poprzez potwierdzenie linii słowa, aby połączyć kondensator z linią bitową. Podczas odczytu linia bitowa jest najpierw wstępnie ładowana do VDD/2. Kiedy linia słowa rośnie, kondensator dzieli swój ładunek z linią bitową, powodując wyczuwalną zmianę napięcia. Odczyt zaburza zawartość komórki w punkcie x, więc komórka musi zostać przepisana po każdym odczycie. Podczas zapisu bitline jest ustawiany na wysoki lub niski poziom, a napięcie jest wymuszane na kondensatorze. Niektóre pamięci DRAM ustawiają linię słowa na VDDP = VDD Vt, aby uniknąć obniżenia poziomu podczas pisania „1”.

Dom

BEZPŁATNY pliki PDF

🔍 Szukaj

Kategorie

Dzielić

Let Others Know

✖

Facebook

Twitter

Copied!