दोन संख्या चे मसावि

कॅरी-इग्मेंमेंटर अ‍ॅडर विलंब कॅल्क्युलेटर

अभियांत्रिकी आरोग्य आर्थिक खेळाचे मैदान अधिक >>

↳

इलेक्ट्रॉनिक्स इलेक्ट्रॉनिक्स आणि इन्स्ट्रुमेंटेशन उत्पादन अभियांत्रिकी दिवाणी अधिक >>

⤿

CMOS डिझाइन आणि अनुप्रयोग अँटेना आणि वेव्ह प्रोपोगेशन अॅनालॉग इलेक्ट्रॉनिक्स अॅनालॉग कम्युनिकेशन्स अधिक >>

⤿

अॅरे डेटापथ उपप्रणाली CMOS इन्व्हर्टर CMOS डिझाइन वैशिष्ट्ये CMOS पॉवर मेट्रिक्स अधिक >>

✖प्रसार विलंब सामान्यत: लॉजिक गेट्समध्ये उदय वेळ किंवा पडण्याच्या वेळेस संदर्भित करतो. इनपुट स्थितीतील बदलाच्या आधारे लॉजिक गेटला त्याची आउटपुट स्थिती बदलण्यासाठी हा वेळ लागतो.ⓘ प्रसार विलंब [t_pg]			+10% -10%
✖गट प्रसार विलंब ही एक उपकरणाची कार्यक्षमता गुणधर्म आहे जी वेळ विलंब दर्शविण्यास मदत करते.ⓘ गट प्रसार विलंब [t_gp]			+10% -10%
✖के-इनपुट आणि गेट हे लॉजिकल गेट्समधील AND गेटमधील kth इनपुट म्हणून परिभाषित केले आहे.ⓘ के-इनपुट आणि गेट [K]			+10% -10%
✖राखाडी सेलमधील AND-OR गेट विलंब हे AND/OR गेटमधील संगणन वेळेतील विलंब म्‍हणून परिभाषित केले जाते जेव्‍हा लॉजिक पास केले जाते.ⓘ आणि-किंवा गेट विलंब [T_ao]			+10% -10%
✖XOR विलंब XOR गेटचा प्रसार विलंब आहे.ⓘ XOR विलंब [T_xor]			+10% -10%

✖कॅरी-इन्क्रिमेंटर अॅडर विलंब r उच्च-व्हॅलेन्सी सेल म्हणून परिभाषित केला जातो ज्याचा वापर प्रथम गट जनरेट सिग्नल तयार करण्यासाठी रिपल ऑपरेशनला गती देण्यासाठी केला जाऊ शकतो.ⓘ कॅरी-इग्मेंमेंटर अ‍ॅडर विलंब [T_inc]

⎘ कॉपी

👎

सुत्र

LaTeX

रीसेट करा

👍

डाउनलोड करा अॅरे डेटापथ उपप्रणाली सूत्रे PDF PDF Image

कॅरी-इग्मेंमेंटर अ‍ॅडर विलंब उपाय

चरण 0: पूर्व-गणन सारांश

फॉर्म्युला वापरले जाते

कॅरी-इन्क्रिमेंटर अॅडर विलंब = प्रसार विलंब+गट प्रसार विलंब+(के-इनपुट आणि गेट-1)*आणि-किंवा गेट विलंब+XOR विलंब
T_inc = t_pg+t_gp+(K-1)*T_ao+T_xor
हे सूत्र 6 व्हेरिएबल्स वापरते

व्हेरिएबल्स वापरलेले

कॅरी-इन्क्रिमेंटर अॅडर विलंब - (मध्ये मोजली दुसरा) - कॅरी-इन्क्रिमेंटर अॅडर विलंब r उच्च-व्हॅलेन्सी सेल म्हणून परिभाषित केला जातो ज्याचा वापर प्रथम गट जनरेट सिग्नल तयार करण्यासाठी रिपल ऑपरेशनला गती देण्यासाठी केला जाऊ शकतो.
प्रसार विलंब - (मध्ये मोजली दुसरा) - प्रसार विलंब सामान्यत: लॉजिक गेट्समध्ये उदय वेळ किंवा पडण्याच्या वेळेस संदर्भित करतो. इनपुट स्थितीतील बदलाच्या आधारे लॉजिक गेटला त्याची आउटपुट स्थिती बदलण्यासाठी हा वेळ लागतो.
गट प्रसार विलंब - (मध्ये मोजली दुसरा) - गट प्रसार विलंब ही एक उपकरणाची कार्यक्षमता गुणधर्म आहे जी वेळ विलंब दर्शविण्यास मदत करते.
के-इनपुट आणि गेट - के-इनपुट आणि गेट हे लॉजिकल गेट्समधील AND गेटमधील kth इनपुट म्हणून परिभाषित केले आहे.
आणि-किंवा गेट विलंब - (मध्ये मोजली दुसरा) - राखाडी सेलमधील AND-OR गेट विलंब हे AND/OR गेटमधील संगणन वेळेतील विलंब म्‍हणून परिभाषित केले जाते जेव्‍हा लॉजिक पास केले जाते.
XOR विलंब - (मध्ये मोजली दुसरा) - XOR विलंब XOR गेटचा प्रसार विलंब आहे.

चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा

प्रसार विलंब: 8.01 नॅनोसेकंद --> 8.01E-09 दुसरा (रूपांतरण तपासा येथे)
गट प्रसार विलंब: 5.5 नॅनोसेकंद --> 5.5E-09 दुसरा (रूपांतरण तपासा येथे)
के-इनपुट आणि गेट: 7 --> कोणतेही रूपांतरण आवश्यक नाही
आणि-किंवा गेट विलंब: 2.05 नॅनोसेकंद --> 2.05E-09 दुसरा (रूपांतरण तपासा येथे)
XOR विलंब: 1.49 नॅनोसेकंद --> 1.49E-09 दुसरा (रूपांतरण तपासा येथे)

चरण 2: फॉर्म्युलाचे मूल्यांकन करा

फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे

T_inc = t_pg+t_gp+(K-1)*T_ao+T_xor --> 8.01E-09+5.5E-09+(7-1)*2.05E-09+1.49E-09

मूल्यांकन करत आहे ... ...

T_inc = 2.73E-08

चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा

2.73E-08 दुसरा -->27.3 नॅनोसेकंद (रूपांतरण तपासा येथे)

अंतिम उत्तर

27.3 नॅनोसेकंद <-- कॅरी-इन्क्रिमेंटर अॅडर विलंब

(गणना 00.004 सेकंदात पूर्ण झाली)

आपण येथे आहात -

होम » अभियांत्रिकी » इलेक्ट्रॉनिक्स » CMOS डिझाइन आणि अनुप्रयोग » अॅरे डेटापथ उपप्रणाली » कॅरी-इग्मेंमेंटर अ‍ॅडर विलंब

जमा

ने निर्मित शोभित दिमरी

बिपिन त्रिपाठी कुमाऊँ तंत्रज्ञान तंत्रज्ञान (बीटीकेआयटी), द्वाराहाट

शोभित दिमरी यांनी हे कॅल्क्युलेटर आणि 900+ अधिक कॅल्क्युलेटर तयार केले आहेत!

द्वारे सत्यापित उर्वी राठोड

विश्वकर्मा शासकीय अभियांत्रिकी महाविद्यालय (व्हीजीईसी), अहमदाबाद

उर्वी राठोड यानी हे कॅल्क्युलेटर आणि 1900+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

< अॅरे डेटापथ उपप्रणाली कॅल्क्युलेटर

ग्राउंड कॅपेसिटन्स

LaTeX जा ग्राउंड कॅपेसिटन्स = ((आक्रमक व्होल्टेज*समीप कॅपेसिटन्स)/बळी व्होल्टेज)-समीप कॅपेसिटन्स

'XOR' विलंब

LaTeX जा XOR विलंब = तरंग वेळ-(प्रसार विलंब+(गेट्स ऑन क्रिटिकल पाथ-1)*आणि-किंवा गेट विलंब)

कॅरी-रिपल अॅडर गंभीर मार्ग विलंब

LaTeX जा तरंग वेळ = प्रसार विलंब+(गेट्स ऑन क्रिटिकल पाथ-1)*आणि-किंवा गेट विलंब+XOR विलंब

एन-बिट कॅरी-स्किप अॅडर

LaTeX जा एन-बिट कॅरी स्किप अॅडर = एन-इनपुट आणि गेट*के-इनपुट आणि गेट

अजून पहा >>

कॅरी-इग्मेंमेंटर अ‍ॅडर विलंब सुत्र

LaTeX जा

कॅरी-इन्क्रिमेंटर अॅडर विलंब = प्रसार विलंब+गट प्रसार विलंब+(के-इनपुट आणि गेट-1)*आणि-किंवा गेट विलंब+XOR विलंब
T_inc = t_pg+t_gp+(K-1)*T_ao+T_xor

कॅरी इन्क्रीमेंट अॅडर म्हणजे काय?

दोन एन-बिट अॅडर्स रिडंडंट आहेत कारण दोन्हीमध्ये प्रारंभिक PG लॉजिक आणि अंतिम बेरीज XOR आहे. आकृती 11.25 मध्ये दर्शविल्याप्रमाणे, सामान्य तर्क लक्षात घेऊन आणि मल्टिप्लेक्सरला ग्रे सेलमध्ये सरलीकृत करून ते आकार कमी करते. याला कधीकधी कॅरी इन्क्रिमेंट अॅडर म्हणतात. हे एका गटातील बिट्ससाठी PG सिग्नलची गणना करण्यासाठी काळ्या पेशींच्या लहान रिपल चेनचा वापर करते. प्रत्येक गटाने पसरवलेले बिट्स आकृतीवर भाष्य केले आहेत. जेव्हा मागील गटातून कॅरी-आउट उपलब्ध होते, तेव्हा प्रत्येक स्तंभातील अंतिम राखाडी पेशी कॅरी-आउट निर्धारित करतात, जे गटाने कॅरी जनरेट केल्यास किंवा गटाने कॅरीचा प्रसार केल्यास आणि मागील गटाने कॅरी व्युत्पन्न केल्यास ते खरे असते. कॅरी-इन्क्रिमेंट अॅडरमध्ये PG नेटवर्कमध्ये कॅरी-रिपल अॅडरपेक्षा दुप्पट सेल असतात.

होम

फुकट पीडीएफ

🔍 शोधा

श्रेण्या

Let Others Know

✖

Facebook

Twitter

Copied!