गेट्स मध्ये गंभीर विलंब उपाय

चरण 0: पूर्व-गणन सारांश
फॉर्म्युला वापरले जाते
गेट्स मध्ये गंभीर विलंब = प्रसार विलंब+(एन-इनपुट आणि गेट+(के-इनपुट आणि गेट-2))*आणि-किंवा गेट विलंब+मल्टीप्लेक्सर विलंब
Tgd = tpg+(n+(K-2))*Tao+tmux
हे सूत्र 6 व्हेरिएबल्स वापरते
व्हेरिएबल्स वापरलेले
गेट्स मध्ये गंभीर विलंब - (मध्ये मोजली दुसरा) - गेट्समधील गंभीर विलंब म्हणजे गेटमध्ये किंवा सर्किटमधील गेट्सच्या संयोजनात होऊ शकणारा कमाल विलंब होय.
प्रसार विलंब - (मध्ये मोजली दुसरा) - प्रसार विलंब सामान्यत: लॉजिक गेट्समध्ये उदय वेळ किंवा पडण्याच्या वेळेस संदर्भित करतो. इनपुट स्थितीतील बदलाच्या आधारे लॉजिक गेटला त्याची आउटपुट स्थिती बदलण्यासाठी हा वेळ लागतो.
एन-इनपुट आणि गेट - एन-इनपुट आणि गेट हे इष्ट आउटपुटसाठी AND लॉजिक गेटमधील इनपुटची संख्या म्हणून परिभाषित केले आहे.
के-इनपुट आणि गेट - के-इनपुट आणि गेट हे लॉजिकल गेट्समधील AND गेटमधील kth इनपुट म्हणून परिभाषित केले आहे.
आणि-किंवा गेट विलंब - (मध्ये मोजली दुसरा) - राखाडी सेलमधील AND-OR गेट विलंब हे AND/OR गेटमधील संगणन वेळेतील विलंब म्‍हणून परिभाषित केले जाते जेव्‍हा लॉजिक पास केले जाते.
मल्टीप्लेक्सर विलंब - (मध्ये मोजली दुसरा) - मल्टीप्लेक्सर विलंब हा मल्टीप्लेक्सरचा प्रसार विलंब आहे. हे कमीतकमी pmos आणि nmos, किमान विलंब आणि किमान पॉवर डिसिपेशन प्रदर्शित करते.
चरण 1: इनपुट ला बेस युनिटमध्ये रूपांतरित करा
प्रसार विलंब: 8.01 नॅनोसेकंद --> 8.01E-09 दुसरा (रूपांतरण तपासा ​येथे)
एन-इनपुट आणि गेट: 2 --> कोणतेही रूपांतरण आवश्यक नाही
के-इनपुट आणि गेट: 7 --> कोणतेही रूपांतरण आवश्यक नाही
आणि-किंवा गेट विलंब: 2.05 नॅनोसेकंद --> 2.05E-09 दुसरा (रूपांतरण तपासा ​येथे)
मल्टीप्लेक्सर विलंब: 3.45 नॅनोसेकंद --> 3.45E-09 दुसरा (रूपांतरण तपासा ​येथे)
चरण 2: फॉर्म्युलाचे मूल्यांकन करा
फॉर्म्युलामध्ये इनपुट व्हॅल्यूजची स्थापना करणे
Tgd = tpg+(n+(K-2))*Tao+tmux --> 8.01E-09+(2+(7-2))*2.05E-09+3.45E-09
मूल्यांकन करत आहे ... ...
Tgd = 2.581E-08
चरण 3: निकाल आउटपुटच्या युनिटमध्ये रूपांतरित करा
2.581E-08 दुसरा -->25.81 नॅनोसेकंद (रूपांतरण तपासा ​येथे)
अंतिम उत्तर
25.81 नॅनोसेकंद <-- गेट्स मध्ये गंभीर विलंब
(गणना 00.004 सेकंदात पूर्ण झाली)

जमा

Creator Image
ने निर्मित शोभित दिमरी
बिपिन त्रिपाठी कुमाऊँ तंत्रज्ञान तंत्रज्ञान (बीटीकेआयटी), द्वाराहाट
शोभित दिमरी यांनी हे कॅल्क्युलेटर आणि 900+ अधिक कॅल्क्युलेटर तयार केले आहेत!
Verifier Image
द्वारे सत्यापित उर्वी राठोड
विश्वकर्मा शासकीय अभियांत्रिकी महाविद्यालय (व्हीजीईसी), अहमदाबाद
उर्वी राठोड यानी हे कॅल्क्युलेटर आणि 1900+ अधिक कॅल्क्युलेटर सत्यापित केले आहेत।

19 अॅरे डेटापथ उपप्रणाली कॅल्क्युलेटर

मल्टिप्लेक्सर विलंब
​ जा मल्टीप्लेक्सर विलंब = (कॅरी-स्किप अॅडर विलंब-(प्रसार विलंब+(2*(एन-इनपुट आणि गेट-1)*आणि-किंवा गेट विलंब)-XOR विलंब))/(के-इनपुट आणि गेट-1)
कॅरी-स्किप अ‍ॅडर विलंब
​ जा कॅरी-स्किप अॅडर विलंब = प्रसार विलंब+2*(एन-इनपुट आणि गेट-1)*आणि-किंवा गेट विलंब+(के-इनपुट आणि गेट-1)*मल्टीप्लेक्सर विलंब+XOR विलंब
कॅरी-लूकर अॅडर विलंब
​ जा कॅरी-लूकर अॅडर विलंब = प्रसार विलंब+गट प्रसार विलंब+((एन-इनपुट आणि गेट-1)+(के-इनपुट आणि गेट-1))*आणि-किंवा गेट विलंब+XOR विलंब
गेट्स मध्ये गंभीर विलंब
​ जा गेट्स मध्ये गंभीर विलंब = प्रसार विलंब+(एन-इनपुट आणि गेट+(के-इनपुट आणि गेट-2))*आणि-किंवा गेट विलंब+मल्टीप्लेक्सर विलंब
कॅरी-इग्मेंमेंटर अ‍ॅडर विलंब
​ जा कॅरी-इन्क्रिमेंटर अॅडर विलंब = प्रसार विलंब+गट प्रसार विलंब+(के-इनपुट आणि गेट-1)*आणि-किंवा गेट विलंब+XOR विलंब
गट प्रसार विलंब
​ जा प्रसार विलंब = ट्री अॅडर विलंब-(log2(परिपूर्ण वारंवारता)*आणि-किंवा गेट विलंब+XOR विलंब)
ट्री अ‍ॅडर विलंब
​ जा ट्री अॅडर विलंब = प्रसार विलंब+log2(परिपूर्ण वारंवारता)*आणि-किंवा गेट विलंब+XOR विलंब
सेल कॅपेसिटन्स
​ जा सेल कॅपेसिटन्स = (बिट कॅपेसिटन्स*2*बिटलाइनवर व्होल्टेज स्विंग)/(सकारात्मक व्होल्टेज-(बिटलाइनवर व्होल्टेज स्विंग*2))
बिट कॅपेसिटन्स
​ जा बिट कॅपेसिटन्स = ((सकारात्मक व्होल्टेज*सेल कॅपेसिटन्स)/(2*बिटलाइनवर व्होल्टेज स्विंग))-सेल कॅपेसिटन्स
बिटलाइनवर व्होल्टेज स्विंग
​ जा बिटलाइनवर व्होल्टेज स्विंग = (सकारात्मक व्होल्टेज/2)*सेल कॅपेसिटन्स/(सेल कॅपेसिटन्स+बिट कॅपेसिटन्स)
ग्राउंड कॅपेसिटन्स
​ जा ग्राउंड कॅपेसिटन्स = ((आक्रमक व्होल्टेज*समीप कॅपेसिटन्स)/बळी व्होल्टेज)-समीप कॅपेसिटन्स
'XOR' विलंब
​ जा XOR विलंब = तरंग वेळ-(प्रसार विलंब+(गेट्स ऑन क्रिटिकल पाथ-1)*आणि-किंवा गेट विलंब)
कॅरी-रिपल अॅडर गंभीर मार्ग विलंब
​ जा तरंग वेळ = प्रसार विलंब+(गेट्स ऑन क्रिटिकल पाथ-1)*आणि-किंवा गेट विलंब+XOR विलंब
N बिट्स असलेले मेमरी क्षेत्र
​ जा मेमरी सेलचे क्षेत्रफळ = (वन बिट मेमरी सेलचे क्षेत्रफळ*परिपूर्ण वारंवारता)/अॅरे कार्यक्षमता
मेमरी सेलचे क्षेत्रफळ
​ जा वन बिट मेमरी सेलचे क्षेत्रफळ = (अॅरे कार्यक्षमता*मेमरी सेलचे क्षेत्रफळ)/परिपूर्ण वारंवारता
अॅरे कार्यक्षमता
​ जा अॅरे कार्यक्षमता = (वन बिट मेमरी सेलचे क्षेत्रफळ*परिपूर्ण वारंवारता)/मेमरी सेलचे क्षेत्रफळ
एन-बिट कॅरी-स्किप अॅडर
​ जा एन-बिट कॅरी स्किप अॅडर = एन-इनपुट आणि गेट*के-इनपुट आणि गेट
के-इनपुट 'आणि' गेट
​ जा के-इनपुट आणि गेट = एन-बिट कॅरी स्किप अॅडर/एन-इनपुट आणि गेट
एन-इनपुट 'आणि' गेट
​ जा एन-इनपुट आणि गेट = एन-बिट कॅरी स्किप अॅडर/के-इनपुट आणि गेट

गेट्स मध्ये गंभीर विलंब सुत्र

गेट्स मध्ये गंभीर विलंब = प्रसार विलंब+(एन-इनपुट आणि गेट+(के-इनपुट आणि गेट-2))*आणि-किंवा गेट विलंब+मल्टीप्लेक्सर विलंब
Tgd = tpg+(n+(K-2))*Tao+tmux

कॅरी इन्क्रीमेंट अॅडरबद्दल तुम्ही काय सांगू शकता?

दोन एन-बिट अॅडर्स निरर्थक आहेत कारण दोन्हीमध्ये प्रारंभिक PG लॉजिक आणि अंतिम बेरीज XOR समाविष्ट आहे, सामान्य तर्क लक्षात घेऊन आणि मल्टीप्लेक्सरला ग्रे सेलमध्ये सुलभ करून आकार कमी करते. याला कॅरी इन्क्रिमेंट अॅडर म्हणतात. हे एका गटातील बिट्ससाठी PG सिग्नलची गणना करण्यासाठी काळ्या पेशींच्या लहान रिपल चेनचा वापर करते.

Let Others Know
Facebook
Twitter
Reddit
LinkedIn
Email
WhatsApp
Copied!