Opóźnienie bramki AND-OR w Gray Cell Kalkulator

↳

Elektronika

Cywilny

Elektronika i oprzyrządowanie

Elektryczny

Inżynieria chemiczna

Inżynieria materiałowa

Inżynieria produkcji

Mechaniczny

⤿

Charakterystyka opóźnienia CMOS

Charakterystyka czasu CMOS

Charakterystyka obwodu CMOS

Charakterystyka projektu CMOS

Falowniki CMOS

Podsystem ścieżki danych tablicowych

Podsystem specjalnego przeznaczenia CMOS

Wskaźniki mocy CMOS

✖Opóźnienie ścieżki krytycznej jest sumą opóźnień przesuwnika, dopełniacza warunkowego (dla odejmowania), sumatora i rejestru.ⓘ Opóźnienie ścieżki krytycznej [T_delay]			+10% -10%
✖Całkowite opóźnienie propagacji zazwyczaj odnosi się do czasu narastania lub opadania bramek logicznych. Jest to czas potrzebny bramce logicznej na zmianę stanu wyjściowego w oparciu o zmianę stanu wejściowego.ⓘ Całkowite opóźnienie propagacji [t_pd]			+10% -10%
✖Opóźnienie bramki XOR zdefiniowane jako opóźnienie wynoszące 2, jakie mają bramki XOR, ponieważ w rzeczywistości składają się one z kombinacji AND i OR.ⓘ Opóźnienie bramki XOR [t_XOR]			+10% -10%
✖Bramki na ścieżce krytycznej definiuje się jako całkowitą liczbę bramek logicznych wymaganych podczas jednego cyklu w pamięci CMOS.ⓘ Bramy na ścieżce krytycznej [N_gates]			+10% -10%

✖Opóźnienie bramki AND OR w szarej komórce definiuje się jako opóźnienie czasu obliczeniowego bramki AND/OR podczas przepuszczania przez nią logiki.ⓘ Opóźnienie bramki AND-OR w Gray Cell [t_AO]

⎘ Kopiuj

👎

Formuła

✖

Opóźnienie bramki AND-OR w Gray Cell

Formuła

`"t"_{"AO"} = ("T"_{"delay"}-"t"_{"pd"}-"t"_{"XOR"})/("N"_{"gates"}-1) `

Przykład

`"21.88889ns"=("300ns"-"71ns"-"32ns")/("10"-1) `

Kalkulator

LaTeX

Resetowanie

👍

Pobierać Charakterystyka opóźnienia CMOS Formuły PDF

Opóźnienie bramki AND-OR w Gray Cell Rozwiązanie

KROK 0: Podsumowanie wstępnych obliczeń

Formułę używana

Opóźnienie bramki AND OR = (Opóźnienie ścieżki krytycznej-Całkowite opóźnienie propagacji-Opóźnienie bramki XOR)/(Bramy na ścieżce krytycznej-1)
t_AO = (T_delay-t_pd-t_XOR)/(N_gates-1)
Ta formuła używa 5 Zmienne

Używane zmienne

Opóźnienie bramki AND OR - (Mierzone w Drugi) - Opóźnienie bramki AND OR w szarej komórce definiuje się jako opóźnienie czasu obliczeniowego bramki AND/OR podczas przepuszczania przez nią logiki.
Opóźnienie ścieżki krytycznej - (Mierzone w Drugi) - Opóźnienie ścieżki krytycznej jest sumą opóźnień przesuwnika, dopełniacza warunkowego (dla odejmowania), sumatora i rejestru.
Całkowite opóźnienie propagacji - (Mierzone w Drugi) - Całkowite opóźnienie propagacji zazwyczaj odnosi się do czasu narastania lub opadania bramek logicznych. Jest to czas potrzebny bramce logicznej na zmianę stanu wyjściowego w oparciu o zmianę stanu wejściowego.
Opóźnienie bramki XOR - (Mierzone w Drugi) - Opóźnienie bramki XOR zdefiniowane jako opóźnienie wynoszące 2, jakie mają bramki XOR, ponieważ w rzeczywistości składają się one z kombinacji AND i OR.
Bramy na ścieżce krytycznej - Bramki na ścieżce krytycznej definiuje się jako całkowitą liczbę bramek logicznych wymaganych podczas jednego cyklu w pamięci CMOS.

KROK 1: Zamień wejście (a) na jednostkę bazową

Opóźnienie ścieżki krytycznej: 300 Nanosekunda --> 3E-07 Drugi (Sprawdź konwersję tutaj)
Całkowite opóźnienie propagacji: 71 Nanosekunda --> 7.1E-08 Drugi (Sprawdź konwersję tutaj)
Opóźnienie bramki XOR: 32 Nanosekunda --> 3.2E-08 Drugi (Sprawdź konwersję tutaj)
Bramy na ścieżce krytycznej: 10 --> Nie jest wymagana konwersja

KROK 2: Oceń formułę

Zastępowanie wartości wejściowych we wzorze

t_AO = (T_delay-t_pd-t_XOR)/(N_gates-1) --> (3E-07-7.1E-08-3.2E-08)/(10-1)

Ocenianie ... ...

t_AO = 2.18888888888889E-08

KROK 3: Konwertuj wynik na jednostkę wyjścia

2.18888888888889E-08 Drugi -->21.8888888888889 Nanosekunda (Sprawdź konwersję tutaj)

OSTATNIA ODPOWIEDŹ

21.8888888888889 ≈ 21.88889 Nanosekunda <-- Opóźnienie bramki AND OR

(Obliczenie zakończone za 00.004 sekund)

Jesteś tutaj -

Dom » Inżynieria » Elektronika » Projektowanie i zastosowania CMOS » Charakterystyka opóźnienia CMOS » Opóźnienie bramki AND-OR w Gray Cell

Kredyty

Stworzone przez Shobhit Dimri

Bipin Tripathi Kumaon Institute of Technology (BTKIT), Dwarahat

Shobhit Dimri utworzył ten kalkulator i 900+ więcej kalkulatorów!

Zweryfikowane przez Urvi Rathod

Vishwakarma Government Engineering College (VGEC), Ahmedabad

Urvi Rathod zweryfikował ten kalkulator i 1900+ więcej kalkulatorów!

< 13 Charakterystyka opóźnienia CMOS Kalkulatory

Wzrost opóźnienia

Iść Opóźnienie wzrostu = Wewnętrzne opóźnienie narastania+(Zwiększ opór*Pojemność opóźnienia)+(Wzniesienie zbocza*Opóźnij poprzedni)

Opóźnienie 1-bitowych bramek propagujących

Iść Całkowite opóźnienie propagacji = Opóźnienie ścieżki krytycznej-((Bramy na ścieżce krytycznej-1)*Opóźnienie bramki AND OR+Opóźnienie bramki XOR)

Opóźnienie bramki AND-OR w Gray Cell

Iść Opóźnienie bramki AND OR = (Opóźnienie ścieżki krytycznej-Całkowite opóźnienie propagacji-Opóźnienie bramki XOR)/(Bramy na ścieżce krytycznej-1)

Opóźnienie propagacji w obwodzie

Iść Opóźnienie propagacji obwodu = (Opóźnienie propagacji od wysokiego do niskiego+Opóźnienie propagacji od niskiego do wysokiego)/2

Znormalizowane opóźnienie

Iść Znormalizowane opóźnienie = Całkowite opóźnienie propagacji/Pojemność opóźnienia propagacji

Opóźnienie propagacji

Iść Całkowite opóźnienie propagacji = Znormalizowane opóźnienie*Pojemność opóźnienia propagacji

Opóźnienie propagacji bez pojemności pasożytniczej

Iść Pojemność opóźnienia propagacji = Opóźnienie propagacji obwodu/Znormalizowane opóźnienie

Linia opóźniająca sterowana napięciem

Iść Linia opóźniająca sterowana napięciem = Małe opóźnienie odchylenia/Wzmocnienie VCDL

Małe opóźnienie odchylenia

Iść Małe opóźnienie odchylenia = Wzmocnienie VCDL*Linia opóźniająca sterowana napięciem

Wzmocnienie VCDL

Iść Wzmocnienie VCDL = Małe opóźnienie odchylenia/Linia opóźniająca sterowana napięciem

Szybkość krawędzi

Iść Szybkość krawędzi = (Czas narastania+Czas jesienny)/2

Czas narastania

Iść Czas narastania = 2*Szybkość krawędzi-Czas jesienny

Czas upadku

Iść Czas jesienny = 2*Szybkość krawędzi-Czas narastania

Opóźnienie bramki AND-OR w Gray Cell Formułę

Opóźnienie bramki AND OR = (Opóźnienie ścieżki krytycznej-Całkowite opóźnienie propagacji-Opóźnienie bramki XOR)/(Bramy na ścieżce krytycznej-1)
t_AO = (T_delay-t_pd-t_XOR)/(N_gates-1)

Wyjaśnij dodatek PG Carry-Ripple

Krytyczna ścieżka sumatora przenoszenia i tętnienia przechodzi od przenoszenia do przenoszenia wzdłuż większości bramek łańcucha przenoszenia. Ponieważ sygnały P i G ustabilizują się już przed nadejściem przeniesienia, możemy ich użyć do uproszczenia funkcji większości do bramki AND-OR. Ponieważ Ci = Gi:0, dodawanie tętnienia przenoszenia może być teraz postrzegane jako skrajny przypadek grupowej logiki PG, w której grupa 1-bitowa jest połączona z grupą i-bitową w celu utworzenia grupy (i 1)-bitowej. W tej skrajności sygnały rozchodzące się grupowo nigdy nie są używane i nie muszą być obliczane. Rysunek 11.14 przedstawia 4-bitowy sumator tętnienia przenoszenia. Krytyczna ścieżka przenoszenia przebiega teraz przez łańcuch bramek AND-OR, a nie przez łańcuch bramek większościowych

Dom

BEZPŁATNY pliki PDF

🔍 Szukaj

Kategorie

Dzielić

Let Others Know

✖

Facebook

Twitter

Copied!